Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu

Dynamické paměti OB21-OP-EL-CT-JANC-M-3-011

Dynamická paměť DRAM  Dynamická paměť DRAM  Obdobně jako u statické paměti jsou paměťové buňky na čipu uspořádány maticové.  Každá buňka je tvořena kapacitou, která je řízeně nabíjená.  Mezi vývody kapacity lze naměřít napětí, které je úměrné velikosti náboje.  Můžeme zde rozlišit dva fyzikální stavy: nabitý – log. 1, vybytý – log. 0.

Dynamická paměť DRAM  Protože jsou kapacity reálné, mají svůj svod a vzhledem k jejich malé velikosti dochází k rychlému vybíjení a ke ztrátě informací.  Aby k tomu nedocházelo provádí se pravidelně periodická obnova dat – refrešování.  Refresh (občerstvování) musí být provedeno v každé buňce a za pevně daný čas, jinak se informace v paměti znehodnotí.

Dynamická paměť DRAM  Kdyby se měl refresh dělat pro každou buňku zvlášť, nedělalo by se v podstatě nic jiného.  Také z tohoto důvodu jsou paměťové buňky organizovány do 2D matice a refresh paměti se provádí po řádcích.  To znamená, že se adresuje řádek, který se má občerstvit, poté se aktivuje signál RAS a po stanovené době se tento signál opět deaktivuje.

Dynamická paměť DRAM  O refrešování pamětí se musí většinou postarat systém počítače.  K tomu aby se občerstvily všechny řádky ve stanovené době, bývá většinou v systému počítače tzv. Refresh Register, který si pamatuje číslo naposledy občerstvovaného řádku.  S vývojem pamětí došlo k přesunu Refresh Registru přímo do paměťového čipu. Tím se ušetří čas a zjednoduší systém počítače.

Dynamická paměť DRAM  S tím je spojen i jiný mechanismus refrešování – tzv. CAS Before RAS.  Zaktivuje se signál CAS a poté se provede aktivace a deaktivace signálu RAS.  Tím vnitřní logika paměťového čipu provede refresh dalšího řádku jehož číslo má uloženo ve svém Refresh Registru a jeho hodnotu zvýší o jedna.  Po provedeném refreshi se deaktivuje signál CAS.

Dynamická paměť DRAM  S příchodem mobilních počítačů se objevily i paměti s funkcí SELF REFRESH.  Ta se využívá, je-li počítač v hybernovaném stavu.  Na čipu paměti je integrován kromě Refresh registru i oscilátor a další logika, která zajistí refrešování buněk i při neaktivním systému.  Do tohoto režimu paměť přejde předepsanou posloupností signálů RAS a CAS.

Dynamická paměť DRAM  Page mode  Z důvodu úspory vývodů paměťového čipu, jsou paměťové buňky v DRAM uspořádány v matici a adresování buňky proto probíhá ve dvou fázích – adresace řádku a adresace sloupce.  Adresní piny čipu jsou společné pro řádek i sloupec a jejich význam se určuje signály RAS a CAS (Row Address Select a Column Address Select).

Dynamická paměť DRAM  Paměti DRAM standardně umožňují tzv. stránkový režim (PAGE mode), který redukuje čas potřebný k získání bloku informací, které leží v paměti na jednom řádku.  To znamená, že se pouze jednou adresuje řádek a poté několikrát sloupec.  Velikost bloku je závislá na počtu adresovaných sloupců – minimálně 2, maximální velikost (full page) závisí na vnitřním uspořádání paměťové matice.  U paměti 1 MB je matice uspořádána 1024x1024 – tedy maxinální velikost bloku je 1kb.

Dynamická paměť DRAM  Tato vlastnost DRAM se vyvíjela dvěma směry:  zlepšením stránkového režimu bez výraznějších změn časování a proto přímo záměnné za staré typy – EDO a BEDO  celkovou změnou rozhraní paměti – SDRAM a RDRAM

 Děkuji za pozornost  Ing. Ladislav Jančařík

Literatura  M. Antošová, V. Davídek: Číslicová technika, Kopp České Budějovice, 2008  J. Bernard, J. Hugon, R. Le Corvec: Od logických obvodů k mikroprocesorům I