Prezentace se nahrává, počkejte prosím

Prezentace se nahrává, počkejte prosím

L O G I C K É O B V O D Y S E K V E N Č N Í 1. Logické obvody sekvenční & A B Y ABY 001 011 101 110 Obvod sekvenční Výstup je ovlivněn hodnotami vstupů.

Podobné prezentace


Prezentace na téma: "L O G I C K É O B V O D Y S E K V E N Č N Í 1. Logické obvody sekvenční & A B Y ABY 001 011 101 110 Obvod sekvenční Výstup je ovlivněn hodnotami vstupů."— Transkript prezentace:

1 L O G I C K É O B V O D Y S E K V E N Č N Í 1

2 Logické obvody sekvenční & A B Y ABY Obvod sekvenční Výstup je ovlivněn hodnotami vstupů před aktuální změnou Musí mít paměť Je taktován hodinovým signálem C (Clock) Obvod kombinační Výstup je funkcí jen okamžitých hodnot vstupů CQ 0Q Q __

3 3 Spínací zesilovač Ucc T1 T2 Rk1 Rk2 Rb1 Rb2 1 1 =Ucc 0

4 4 Spínací zesilovač se 100% kladnou zpětnou vazbou Ucc T1 T2 Rk1 Rk2 Rb1 Rb2 1 1 =Ucc 0

5 5 Ucc T1 T2 Rk1 Rk2 Rb1 Rb2 1 0 Stabilní stav, po zapnutí Ucc je náhodný Bistabilní klopný obvod (Bistable Flip-Flop) otevřený zavřený

6 6 Ucc T1 T2 Rk1 Rk2 Rb1 Rb2 0 1 Překlopení obvodu (Set) Bistabilní klopný obvod (Bistable Flip-Flop) Set

7 7 Ucc T1 T2 Rk1 Rk2 Rb1 Rb2 0 1 Druhý stabilní stav Bistabilní klopný obvod (Bistable Flip-Flop)

8 8 Ucc T1 T2 Rk1 Rk2 Rb1 Rb2 1 0 Překlopení obvodu (Reset) Bistabilní klopný obvod (Bistable Flip-Flop) Reset

9 9 Ucc T1 T2 Rk1 Rk2 Rb1 Rb2 1 0 První stabilní stav Bistabilní klopný obvod (Bistable Flip-Flop)

10 10 R – S klopný obvod S R Q Q __ RSQQ 11QQ zakázaný stav S R Q Q __ SN 74LS 279 N 4x RS flip flop DIP16 __ Reset Set

11 11 D klopný obvod (D Latch) Q Q __ D E Data Enable EDQQ 0XQQ __ D E Q Q

12 12 D klopný obvod (D Latch) EDQQ 0XQQ __ SN N Quad D Latch DIP16 D E Q Q __

13 13 D klopný obvod (D Flip-Flop) CLKDQQ 0XQQ __ D C Q Q Q _ D C Data Clock Q

14 14 D klopný obvod (D Flip-Flop) CDQQ 0XQQ __ SN D Dual D Type Triggered Flip Flop With Set and Reset SO14 D C Q Q __ S R

15 15 J-K klopný obvod (J-K Flip-Flop) CLKJKQQ 000QQ QQ __ J C Q Q K Q Q _ J Clock CLK K

16 16 J-K klopný obvod (J-K Flip-Flop) CD 74 HCT 73 M Dual J - K Type Flip Flop With Reset SO14 J C Q Q __ K R CJKQQ 000QQ QQ

17 17 Klopné obvody (Flip-Flops) řady 74 XX XXFunkcevýstuppouzdra 732x JK klopný obvod, resetTPDIP14, SO14 742x D klopný obvod, set, resetTPDIP14, SO14 754x D LatchTPDIP16, SO x JK klopný obvod, resetTPDIP14, SO x JK klopný obvod, set, resetTPDIP16, SO x adresovatelný D Latch, resetTPDIP16, SO x D Latch, resetTPDIP20, SO x D Latch nebo 8x D klopný obvod3stDIP20, SO x D klopný obvod3stDIP20, SO x D klopný obvod3stDIP20, SO20

18 18 Registry (Registers) Sestava klopných obvodů pro uložení dat, obvykle 8 bitů D C Q D C Q D C Q D0 Q0 D1 Q1 D7 Q7 Clock Paralelní výstupy (Parallel Outputs) Paralelní vstupy (Parallel Inputs) Sériový vstup (Serial Input) Sériový výstup (Serial Output)

19 19 Registr paralelní D C Q0 Clock Q D0 D Q C Q1 D1 D Q C Q2 D2 D Q C Q3 D3 D C Q4 Q D Q C Q5 D5 D Q C Q6 D6 D Q C Q7 D7D4 Vzorkovací paměť na 8 bitů Realizovatelná obvodem 74 HCT 374 – DIP20, SO20

20 20 Posuvný registr (Shift Register) 8 bitový registr, paralelní výstup, sériový vstup Sériově – paralelní převodník Paměť FIFO (First In First Out) Realizovatelné obvodem 74 HCT 164 – DIP14, SO14 D C Q0 Clock QD C D C Q2 D Q C D C Q4 Q DQ C Q5 D Q C Q6 DQ C Q7 Data Q1 Q Q Q3

21 21 C Q C Q C Q CLK/2 CLK/4CLK/2 n CLK Děliče kmitočtu (Prescalers) C Q CLK/8

22 22 Čítače (Counters) Sestava KO, mění stav na každý hodinový impulz J C Q Q __ K J C Q Q K J C Q Q K ABC CLK ABC Asynchronní tříbitový čítač vpřed kapacita počítání 0 až 7 LSB MSB

23 23 Čítače (Counters) J C Q Q __ K J C Q Q K A B CLK AB Synchronní dvoubitový čítač vzad kapacita počítání 3 až 0 LSB MSB

24 24 Čítače (Counters) J C Q K J C Q K J C Q K QAQA QBQB QCQC CLK J C Q K QDQD Q __ CLKQAQA QBQB QCQC QDQD Dekadický čtyřbitový čítač vpřed se zkráceným cyklem kapacita počítání 0 až 9 LSB MSB

25 25 Čítače (Counters) SN 74 LS 90 N SN 74 HCT 193 D Dekadický čtyřbitový čítač vpřed se zkráceným cyklem kapacita počítání 0 až 9 Binární čtyřbitový čítač vpřed / vzad s předvolbou kapacita počítání 0 až 15 nebo 15 až 0 14 A CT10 R0 BD R0 R A B C D CD CT2 R CU L A B C D BO CA A B C D Borrow Carry Count Down Count Up Reset Loading

26 26 XXFunkcevýstuppouzdra 90BCD čítač (dělič dvěma a pěti)TPDIP14, SO14 93Binární čítač (dělič dvěma a osmi)TPDIP14, SO14 190Synchronní obousměrný BCD čítačTPDIP16, SO16 191Synchronní obousměrný binární čítačTPDIP16, SO16 192Synchronní obousměrný BCD čítačTPDIP16, SO16 193Synchronní obousměrný binární čítačTPDIP16, SO16 196Asynchronní obousměrný BCD čítačTPDIP14, SO14 197Asynchronní obousměrný binární čítačTPDIP14, SO x 4bitový BCD čítačTPDIP16, SO x 4bitový binární čítačTPDIP14, SO14 Čítače (Counters)

27 27 Počítadlo 0 až 99 Propojení výstupu A se vstupem BD nutné u 7490 Propojení výstupu D první dekády se vstupem A druhé dekády První dekáda Jednotky Druhá dekáda Desítky

28 28 Počítadlo 0 až 99 První dekáda Jednotky Druhá dekáda Desítky Vstup počítadla Stav po vynulování

29 29 Počítadlo 0 až 99 První dekáda Jednotky Druhá dekáda Desítky Vstup počítadla Stav po 1.impulzu

30 30 Počítadlo 0 až 99 První dekáda Jednotky Druhá dekáda Desítky Vstup počítadla Stav po 2.impulzu

31 31 Počítadlo 0 až 99 První dekáda Jednotky Druhá dekáda Desítky Vstup počítadla Stav po 9.impulzu

32 32 Počítadlo 0 až 99 První dekáda Jednotky Druhá dekáda Desítky Vstup počítadla Stav po 10.impulzu


Stáhnout ppt "L O G I C K É O B V O D Y S E K V E N Č N Í 1. Logické obvody sekvenční & A B Y ABY 001 011 101 110 Obvod sekvenční Výstup je ovlivněn hodnotami vstupů."

Podobné prezentace


Reklamy Google