ALTERA Flex6000 880 – 1960 LE 10000 − 24000 hradel třístavový I/O standard Napájení 3,3V nebo 5V přehled:

Slides:



Advertisements
Podobné prezentace
Sestavení kombinační logické funkce
Advertisements

HRADLOVÁ POLE REKONFIGUROVATELNÁ ZA PROVOZU ZAŘÍZENÍ Soběslav Valach Ústav automatizace a měřicí techniky, FEKT, VUT Brno, Czech Republic.
Mikroprocesory Procesory. Procesor je synchronní zařízení provádí operace s daty je programovatelný pomocí mikroinstrukcí je více rodin procesorů (jednočipy.
Digitální učební materiál
Jeden příklad v různých programovacích jazycích
ALTERA Cyclone II 4608 – LE až 1152 Kbitů RAM konfigurace pomocí sériového rozhraní podpora více I/O standardů až 4 PLL až 16 globálních hodin podpora.
LabVIEW Teoretická část
Architektury a techniky DS Tvorba efektivních příkazů I Přednáška č. 3 RNDr. David Žák, Ph.D. Fakulta elektrotechniky a informatiky
Otázky k absolutoriu HW 1 - 5
Programování PA - 2.
PODPURNÉ PROCESY V ORGANIZACI
Výukový program: Mechanik - elektrotechnik Název programu: Číslicová technika - mikroprocesory III. ročník Mikrořadiče Vypracoval : Vlastimil Vlček Projekt.
Informatika I 7.a 8. hodina 4. týden.
LOGICKÉ ŘÍZENÍ GEORGE BOOLE
Výukový program: Mechanik - elektrotechnik Název programu: Číslicová technika - mikroprocesory III. ročník Mikrořadiče Vypracoval : Vlastimil Vlček Projekt.
Tato prezentace byla vytvořena
Klopné obvody pro realizaci čítačů a registrů
Název školy Integrovaná střední škola technická, Vysoké Mýto, Mládežnická 380 Číslo a název projektu CZ.1.07/1.5.00/ Inovace vzdělávacích metod.
Kombinační logické obvody
FPGA Actel – PLICE based Semestrální práce z předmětu AP Vypracoval: Zdeněk Suchomel
Jan Hrabal ME4B Kombinačně logické obvody. Kodér Kodér má …………. Kdy má okamžité hodnoty na vstupech ? Chování lze popsat …………….. 1) 2) To lze zapsat do.
Kombinační logické funkce
Kombinační logické obvody
Von Neumannovo schéma.
Tato prezentace byla vytvořena
Název školyIntegrovaná střední škola technická, Vysoké Mýto, Mládežnická 380 Číslo a název projektuCZ.1.07/1.5.00/ Inovace vzdělávacích metod EU.
Tomáš Martínek Technologie FPGA Tomáš Martínek
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
Autor:Ing. Peter Podoba Předmět/vzdělávací oblast:Digitální technika Tematická oblast:Mikroprocesorová technika Téma:Atmel AVR - registry Ročník:4. Datum.
Digitální učební materiál
Kombinační logické funkce
Databázové systémy Informatika pro ekonomy, př. 18.
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
Popis obvodu 8051.
Marek Malík a František Černý, ME4A, 2012
Operační systém GNU Linux Příkazy pro správu procesů.
Výrok „Vypadá to, že jsme narazili na hranici toho, čeho je možné dosáhnout s počítačovými technologiemi. Člověk by si ale měl dávat pozor na takováto.
PROGRAMOVATELNÉ AUTOMATY RS232 Ing. Jana Horáková Elektrotechnika
Pokročilé architektury počítačů (PAP_06.ppt) Karel Vlček, katedra Informatiky, FEI VŠB Technická Univerzita Ostrava.
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
sestavení 1. kanonického tvaru kombinační logické funkce
Sestavení kombinační logické funkce
Kombinačne logické funkce
ALTERA Stratix – LE až 7427 Kbitů RAM tři bloky RAM pamětí rychlé DSP bloky až 12 PLL (4+8 rychlých) až 16 globálních hodin a 22 zdrojů podpora.
Rozdělení elektrotechnických schémat přehledové blokové obvodové
XILINX 3000, 4000 Obvody 2. generace FPGA 0,25  m technologie až hradel frekvence do 100 MHz Minule:
Inovace Modelu Robota Bakalářská práce
Programovatelné automaty Popis PLC 02
Digitální signálový procesor (DSP) Digitální signálový kontrolér (DSC) Blokové schéma mikroprocesroru.
Operační systém GNU Linux
Orbis pictus 21. století Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky Blokové schéma počítače.
Projekt MŠMTEU peníze středním školám Název projektu školyICT do života školy Registrační číslo projektuCZ.1.07/1.5.00/ ŠablonaIII/2 Sada08 AnotaceVysvětlení.
Název školy: Střední odborná škola stavební Karlovy Vary Sabinovo náměstí 16, Karlovy Vary Autor: Ing. Hana Šmídová Název materiálu: VY_32_INOVACE_10_NEUMANN_S1.
Kombinační logické obvody
Petr Fodor.
Výukový materiál zpracován v rámci projektu
Číslicová technika.
Prezentace flash FPGA firmy ACTEL Vladimír Měsíček
Výukový materiál zpracován v rámci projektu
Název projektu: Moderní výuka s využitím ICT
Název projektu: Moderní výuka s využitím ICT
Název projektu: Moderní výuka s využitím ICT
Výukový materiál zpracován v rámci projektu
Číslicová technika.
Výukový materiál zpracován v rámci projektu
Tato prezentace byla vytvořena
Číslicová technika.
Číselné soustavy a kódy
Název projektu: Moderní výuka s využitím ICT
Projekt Anglicky v odborných předmětech, CZ.1.07/1.3.09/
Transkript prezentace:

ALTERA Flex – 1960 LE − hradel třístavový I/O standard Napájení 3,3V nebo 5V přehled:

Funkční popis stukturu Flex6000 tvoří LE (logic element) LE jsou po 10 propojeny do LAB (logic aray block) každý LE obsahuje 4 vtupy look-up table Fast Track Interconnect I/O piny ovládané IOE (IO element) umístěné na koncích řádků a sloupců LAB local interconnect(1LAB/20LE)

Blokový diagram architektury

Struktura LAB

LAB každý LAB obsahuje 10 LE, kontrolní signály, lokální spojení, LUT (look up table) (logická funkce) a registry lokální spojení lze provést v rámci LAB nebo se sousedními LAB nebo IOE

Kontrolní signály LAB

Bloková struktura LE

Popis LE obsahuje čtyřvstupovou LUT (log. funkce) programovatelný flip flop (D,T,JK,SR), cascade a cary řetězec. pracuje v normálním nebo aritmetickém módu

Cary chain LEs Využítí pro čítač, akumulátor nebo komparátor

Cascade chain LEs příklad využití pro logickou funkci

LE mód normální vhodný pro realizaci logických a kombinačních funkcí

LE aritmetický mód vhodný pro realizaci sčítaček, čítačů, komparátorů...

LE counter mód vhodný pro realizaci up/down čítače

Clear a Preset LE

Fast Tack Interconnect struktura

Blokové schéma IOE

IO podporované standardy Vccint-vnitřní operace a vstupní buffer Vccio- output drivers

Frekvenční závislost odběru