Procesory 11.4.2017 tvy procesory

CO je to procesor? Procesor nebo také CPU (Central Precessing Unit) je křemíkový čip, který řídí všechno dění v počítači. Je to mozek celého počítače. Skládá se z mikroskopicky velkých tranzistorů, které svým zapínáním a vypínáním provádějí výpočty. Frekvence spínání tranzistorů je obecná jednotka, která měří rychlost procesoru. Čím vyšší frekvence, tím vyšší výkon. V dnešní době to však platí pouze už jen u architektonicky stejných procesorů, protože se procesory AMD a Intel architektonicky liší. Např. 2GHz Athlon 64 může být stejně výkonný jako 3,2GHz Pentium 4. 11.4.2017 tvy procesory

11.4.2017 tvy procesory

Základní pojmy Processor - procesor - čip CPU -Central processing unit Jádro HW systému počítače Výkonná jednotka - vykonává instrukce, ze kterých se skládá program Instrukce - elementární příkaz, strojová instrukce Užívá jich nízký programovací jazyk- assembler Nižší - vyšší --> „vzdálenost od stroje“ 11.4.2017 tvy procesory 2

Typy instrukcí Aritmetické - ADD, INC, CPM, NEG, … Logické - AND, OR, XOR,… Bitové posuny a rotace - SHR, SHL Přesun dat - MOV, IN, OUT, PUSH, POP,… Řízení běhu programu - JMP, JCXZ, LOOP, INT,…. 11.4.2017 tvy procesory 2

11.4.2017 tvy procesory

Ukázka programu v assembleru .model small .stack 100h .data max equ 200 ;max pocet znaku retez db max dup(?) .code startupcode mov ah,3fh ;DOS fce cteni ze soub mov bx,0 ;odkud se cte - 0 je standartni vstup mov cx,max ;max pocet ctenych byt 11.4.2017 tvy procesory 2

Ukázka programu v assembleru mov dx,offset retez ;kde zacit cist int 21h ;preruseni pro DOS fci and ax,ax ;test, zda bylo neco nacteno jz konec ;neni co resit - skonci mov cx,ax ;do cx pocet nactenych bytu push cx ;ulozit cx do zasobniku mov bx,offset retez ;do bx adresa zacatku retezce upravuj: ;cyklus pro upravu textu mov al,[bx] ;nacteni prvnihom znaku cmp al,41h ;porovnani znaku s hodnotou 'A' 11.4.2017 tvy procesory 2

Ukázka programu v assembleru jb neres ;h. znaku je mensi nez h. 'A' cmp al,5ah ;porovnani znaku s hodnotou 'Z' ja neres ;h. znaku je vetsi nez h.'Z' add al,20h ;znak patri mezi velka p. - zmenim ; ho na male neres: mov [bx],al ;znak ulozim zpet inc bx ;posunu se o jeden do predu loop upravuj ;smycka rizena citacem cx, v cx pcet ; nactenych bytu 11.4.2017 tvy procesory 2

Ukázka programu v assembleru pop cx ;do cx hodnota ze zasobniku mov ah,40h ;DOS fce cteni do souboru mov bx,1 ;kam se zapisuje: 1 standartni vystup mov dx,offset retez ;do dx zacatek retezce int 21h ;preruseni pro DOS fci konec: ;ukonceni z duvodu nuloveho vstupu exitcode end 11.4.2017 tvy procesory 2

Ukázka programu v VB 5 program vykonává tutéž funkci: Private Sub Command1_Click() Text2.Text = LCase(Text1.Text) End Sub 11.4.2017 tvy procesory 2

Vývoj procesorů r.1971 I 4004 4-bitový r.1974 8080 8-bitový 5000 tranzistorů, f = 500Hz až 2Mhz, D=8b, A=16b r. 1978 8086 16-bitový 29000 tranzistorů, f=5 až 10 Mhz, D=16b, A=20b r. 198? 80286 16-bitový 140000 tranzistorů, f=12,5 Mhz, D=16b, A=24b 11.4.2017 tvy procesory 2

Vývoj procesorů r. 1986 80386 275000 tranzistorů, f=33 Mhz, A=32b 2 modely: DX 32-bitový, navenek D=32b, uvnitř také 32b SX vnitřně 32-bitový, D=16b r. 198? 80486 1 200 000 tranzistorů, f=50 Mhz, A=32b, D=32b 2 modely: DX s matematickým koprocesorem SX bez matematického koprocesoru (není připojen) 11.4.2017 tvy procesory 2

Vývoj procesorů r. 1993 Pentium 3 100 000 tranzistorů, A=32b, D=64b superskalární, 2 vyrovnávací paměti po 8kB jedna pro data, jedna pro instrukce kombinace technik CISC a RISC Pozn.Všechny předchozí typy (Intel) byli čistě CISC Domácí úkol: 11.4.2017 tvy procesory 2

Architektura Sekvenční – instrukce se zpracovávají jedna po druhé (starší typy do 486) Superskalární –dokáže zpracovat několik instrukcí najednou. Lze docílit : Zdvojením funkčních celků (pentia ) Promyšleným návrhem mikroprocesoru (celky pracují nezávisle na sobě) Zrychlujícím prvkem je pipelining Mechanismus zpracování instrukce jako superskalární (rozložení instrukce do více fází) „jako pásová výroba“ 11.4.2017 tvy procesory

O co jde? instrukce je rozdělena do několika stupňů každý je vykonáván v rozdílném hodinovém cyklu příklad pětistupňové pipeline stupně 1) výběr instrukce (čtení operačního znaku) 2) dekódování 3) výběr operandů 4) vykonávání (provedení operace) 5) zápis výsledku 11.4.2017 tvy procesory 2

Zpracování instrukce 11.4.2017 tvy procesory 2

Pipelining po pěti hodinových cyklech je instrukce č. 1 hotová, instrukce 2 má jeden cyklus do dokončení... instrukce 5 proběhla prvním stupněm takto je možné snadno vyřešit problém s nedostatečnou rychlostí elektronů a zvýšit tak frekvenci čipu výsledný výpočetní výkon je totiž stejný bez ohledu na to, kolik stupňů pipeline má - vždy v jednom cyklu dojde k dokončení jedné instrukce 11.4.2017 tvy procesory 2

CISC a RISC Jak vznikaly složité soubory instrukcí (CISC): Požadavky programátorů Požadavky z vyšších prg. jazyků Snaha zachovat kompatibilitu (přidat nové, ale nezrušit staré) Technologické možnosti - počet tranzistorů může prudce vzrůstat 11.4.2017 tvy procesory 2

CISC a RISC Negativní důsledky nárůstu počtu instrukcí: Je třeba mít na mysli, že: 1. Každá nová instrukce vyžaduje nový mikroprogram 2. Pro značný počet instrukcí musí být dekodér několikaúrovňový -> zpomalení 3. Instrukce mají proměnlivý formát ->složitý řadič Proto již od počátku 80-tých let alternativní směr RISC (Reduced Instruction Set Computer) 11.4.2017 tvy procesory 2

CISC a RISC Pentium už bylo kombinací RISC a CISC Určit zda současný mikroprocesor je RISC nebo CISC není prakticky možné. Jedná se vždy o využití obou přístupů. Záleží na rozhodnutí výrobce či obchodní strategii kam procesor zařadí. 11.4.2017 tvy procesory 2

Výčet parametrů procesorů Sada instrukcí Architektura Šířka datové sběrnice [b] Šířka adresové sběrnice [b] Vyrovnávací paměti -počet, typy, velikosti [kB] Registry - velikost, počet Rychlost [MHz, GHz] Velikost zpracovávaného slova [b] 11.4.2017 tvy procesory 2

Výčet parametrů procesorů Počet instrukčních kanálů - více než jeden - superskalární Napájení [V] Typ patice 11.4.2017 tvy procesory 2

Architektura Nejdříve používaná 16-bitová architektura x86. Později se začala používat 32-bitová Zpětně kompatibilní 64-bitová architektura X86-64. U AMD použita technologie AMD64. Využíval ji poprvé procesor Athlon 64 U Intelu použita technologie EM64T. Využíval ji poprvé procesor Pentium D 11.4.2017 tvy procesory

Virtualizace U AMD použita technologie AMD-V (AMD virtualizace). U Intelu použita technologie Intel VT-x (Intel virtualizační technologie pro x86). 11.4.2017 tvy procesory

Instrukční sada Musí obsahovat instrukce pro přesuny dat mezi pamětí a registry.(arit.Log.pro řízení programu a systém.i viceproc.prostředí) MMX první nejčastěji opakující se funkce 3DNow AMD KNI pro 3d aplikace Platí pravidlo musí je umět používat programy !!! 11.4.2017 tvy procesory

Šetřící funkce Snižuje frekvenci a napětí procesoru a díky tomu i spotřebu. U notebooku i výdrž baterie. U AMD PowerNow (spotřeba a teplo) U AMD použita technologie Cool´n´Quite. Poprvé použita u procesorů postavených na jádře AMD K8. U Intelu použita technologie SpeedStep. Použito u procesoru Pentium M. U VIA použita technologie LongHaul. U Transmeta použita technologie LongRun. 11.4.2017 tvy procesory

Multimediální technologie Těchto technologií je mnoho. Některé z nich: SSE (Streaming SIMD Extensions) SSE4 - přidala 47 nových instrukcí Verze: SSE4.1, SSE4.2 a SSE4a Technologii začal částečně podporovat procesor postavený na jádru Core 2, plně až Core i7 od Intelu. SSE5 - přidala 170 nových instrukcí Součásti XOP, FMA4 a CVT16. 11.4.2017 tvy procesory

Sběrnice BSB (Back Side Bus) použita na propojení mezi CPU a L2/L3 cache FSB (Front Side Bus) HyperTransport Sběrnice mezi procesorem a čipsetem (případně CPU - CPU), vytvořená firmou AMD. Má vyšší přenosové rychlosti než FSB. Po prvé použita u AMD K8. QPI Sběrnice mezi procesorem a čipsetem (případně CPU - CPU), vytvořená firmou Intel. Má vyšší přenosové rychlosti než FSB.Po prvé použita u Core i7. 11.4.2017 tvy procesory

Adresování Je to mechanismus, kterým mikroprocesor specifikuje adresy v paměti na nichž leží zpracovaná data 11.4.2017 tvy procesory

Formát instrukce instrukce se skládá ze tří částí : 1) operační znak (OZ) – definuje typ instrukce 2) doplněk operačního znaku – podává doplňující informace (např. délka operandu, modifikace adresy apod.) 3) adresní část – operandy nebo jejich adresy u některých instrukcí mohou být doplněk OZ či adresní část vynechány např. instrukce NOP (No Operation)

Více jader Více jader na jediném čipu reviduje jejich cache. Hitem je sdílená poslední úroveň cache všemi jádry. Díky tomu je maximálně využitá, umožňuje sdílení dat více jádry, případně i nesymetrické využití cache různými jádry. Všechna jádra z ní mohou číst i zapisovat. Sem spadají například Intel Core2 Duo, Core i7 nebo všechny varianty AMD Phenom.

Vyšší počet jader a/nebo vláken sice zvyšuje teoretický výpočetní výkon, klade ale vyšší nároky na programy a jejich programátory. Ti musí úlohu mezi všechna jádra rozdělit. Navíc některé úkoly k tomu přímo vybízejí, pro jiné je to téměř nemožné. Proto je více jader pro některé programy spásou, pro jiné naopak.

malý čip s jedním či dvěma jádry. Multi-Chip Module (MCM) malý čip s jedním či dvěma jádry. Multi-Chip Module (MCM). Intel Pentium D 900 nebo Core2 Quad, IBM POWER. neumožňuje mít jedinou cache, společnou pro všechna jádra. To některé programy zpomaluje, hlavně při vyšším počtu procesorů či jader. Tradiční způsob je prosté umisťování více jader na jediný čip. označení chip-level multiprocessor (CMP). Velká ploch čipu

Někteří výrobci došli do okamžiku, kdy ani více jader nestačí Někteří výrobci došli do okamžiku, kdy ani více jader nestačí. Proto oživil multithreading. To je případ IBM POWER6, Intel Core i7, jejich jádra předstírají, že jsou dvojitá. Extrémem jsou procesory Sun UltraSPARC T2, kde každé jádro má 8 vláken. Protože jde o osmijádrový procesor, podporuje celkově 64 vláken. Hitem je sdílená poslední úroveň cache všemi jádry. Díky tomu je maximálně využitá, umožňuje sdílení dat více jádry, Všechna jádra z ní mohou číst i zapisovat. Sem spadají například Intel Core2 Duo, Core i7 nebo všechny varianty AMD Phenom.

Systém přerušení -interrupt systém Co je přerušeno? Práce CPU - vykonávání programu. Průběh přerušení: 1) ukončí se právě probíhající instrukce 2) obsah čítače instrukcí se uloží do zásobníkové paměti 3) čítač instrukcí se nastaví na pevně určenou adresu 4) zablokuje se další přerušení 11.4.2017 tvy procesory 2

Systém přerušení -interrupt systém 5) proběhne obslužný program tzn. ten kdo žádal procesor o výpočty je obsloužen 6) CPU naváže na přerušenou práci - viz adresy instrukcí dočasně v zásobníkové paměti Hlavní program Přerušení Obslužný program Pokračování hlavního programu 11.4.2017 tvy procesory 2

Příčiny přerušení 1) programová přerušení, patří sem např.: -nepřípustný operační znak -přeplnění -nenaplnění -dělení nulou -nesprávná adresa (není v paměti) -nesprávný tvar operandu 11.4.2017 tvy procesory 2

Příčiny přerušení 2) technická přerušení, patří sem např.: -výpadek napájení -porucha technického vybavení 3) I/O (V/V) přerušení od periférie, reprezentuje informaci, že nějaká periférie změnila stav 4) vnější přerušení - příchod signálu na tzv. přeru-šovací vstupy procesoru 11.4.2017 tvy procesory 2

Příčiny přerušení 5) instrukční přerušení -pomocí spec. Instrukcí např.: INT (INTerrupt) nebo SVC (SuperVisor Call) 11.4.2017 tvy procesory 2

Maska přerušení Maska přerušení -registr, každému bitu přiřazena jedna nebo více příčin přerušení 1…příčina odmaskována 0…příčina zamaskována Nastane-li nějaká příčina, pak dojde k přerušení jen je-li příčina v registru odmaskována Je-li zamaskována, je možné ji vést v patrnosti (paměti) a provést ji při nejbližším odmaskování 11.4.2017 tvy procesory 2

Teď nás už jen zkoušejte ÁNOOOO! 11.4.2017 tvy procesory