Tato prezentace byla vytvořena v rámci projektu Orbis pictus 21. století

Elektronický čítač – měřič frekvence OB21-OP-EL-CT-JANC-M-3-013

Měřič frekvence Pro měření kmitočtu se používá číslicový přistroj elektronický čítač, který se často také nazývá zkráceně čítač. Je vytvořen z počítadla doplněného časovou základnou, hradlovacím a řídícím obvodem.

Blokové schéma měřiče kmitočtu Měřič frekvence Blokové schéma měřiče kmitočtu

Měřič frekvence Časová základna vytváří kmitočty pro hradlování vstupního měřeného kmitočtu s 50% střídou. Např. kmitočet 0,5 Hz trvá l s v logické úrovni 0 a l s v logické úrovni 1. Je-li tedy na vstupu logického členu AND logická 0 z časové základny, je na výstupu logická 0 (na vstup C nevstupují žádné hrany, počítadlo tedy nepočítá). Přichází-li ale z časové základny logická 1, měřený kmitočet prochází do počítadla.

Měřič frekvence Dovolíme-li vstupovat do počítadla měřený kmitočet po dobu jedné sekundy, napočítá počítadlo číslo odpovídající kmitočtu měřeného signálu. Toto číslo bude zobrazeno na počítadle po dobu trvání logické 0 na výstupu časové základny. Aby bylo další čítání správné, musí se počítadlo vynulovat. K tomu slouží řídící obvody, kde se vygeneruje velmi krátký impuls v okamžiku přechodu logické 0 do logické 1 na výstupu časové základny, který vynuluje počítadlo.

Měřič frekvence Nevýhoda takového zapojení je zřejmá, na zobrazovací jednotce se po dobu počítání rychle mění čísla. Výsledkem toho je nečitelnost naměřené hodnoty při počítání. Výsledek je čitelný jenom polovinu doby čítání

Blokové schéma jedné dekády čítače s pamětí Měřič frekvence Toto lze odstranit doplněním počítadla pamětí, vložené mezi čítač a zobrazovač v každé dekádě. Naměřený údaj se tedy v době čítání zobrazuje z paměti a nový výsledek se přepíše až po skončení čítaní (časová základna přejde do logické 1). Signál pro přepsaní paměti generují řídící obvody při sestupné hraně signálu z časové základny. Blokové schéma jedné dekády čítače s pamětí

Časová základna Časová základna je další důležitou součástí elektronického čítače. Je tvořena generátorem přesného kmitočtu a děliči kmitočtu. Děliče kmitočtu jsou realizovány sériově řazenými čítači. Potřebujeme-li více kmitočtů, dekadicky odstupňovaných, použijeme desítkové čítače.

Blokové schéma časové základny Časová základna Blokové schéma časové základny

Časová základna Signál je odebírán z generátoru, nejčastěji pro vysokou přesnost řízeného krystalem. Kmitočet z generátoru je dělen děličem kmitočtu realizovaným číslicovými děliči - čítači. Velmi často je zapotřebí výstupních kmitočtů dekadicky uspořádaných, pak jako děliče volíme dekadické čítače (děliče deseti).

Časová základna s generátorem řízeným krystalem a dekadickými čítači

Časová základna Oscilátor kmitá na kmitočtu 4,096MHz, je dělen prvním čítačem 212 (4096). Na výstupu je tedy kmitočet l kHz. Následuje pět dekadických čítačů, na jejichž výstupech je vždy desetkrát nižší kmitočet. Například na výstupu IC4A je kmitočet l Hz.

Jiná varianta děliče kmitočtu realizovaná pomocí obvodů TTL Časová základna Jiná varianta děliče kmitočtu realizovaná pomocí obvodů TTL

Časová základna Časová základna s obvody HC TTL a generátorem NE555

Děkuji za pozornost Ing. Ladislav Jančařík

Literatura Konstrukční katalog polovodičových součástek TESLA, logické integrované obvody, TESLA Rožnov pod Radhoštěm 1982 J. Bernard, J. Hugon, R. Le Corvec: Od logických obvodů k mikroprocesorům I