Stáhnout prezentaci
Prezentace se nahrává, počkejte prosím
1
Milan Ptáček, Robert Lufinka, Oldřich Nič 2. projekt - sběrnice
2
Milan Ptáček, Robert Lufinka, Oldřich Nič Zadání pozorujte realizaci a zjistěte dynamické vlastnosti realizace sběrnice různé délky na architektuře Xilinx Virtex
3
Milan Ptáček, Robert Lufinka, Oldřich Nič Způsob řešení jednoduchý obvod, ruční umísťování CLB, statická časová analýza obvod
4
Milan Ptáček, Robert Lufinka, Oldřich Nič Příklad standardní rozmístění
5
Milan Ptáček, Robert Lufinka, Oldřich Nič Příklad ruční posun o 2 CLB
6
Milan Ptáček, Robert Lufinka, Oldřich Nič Výstup časové analýzy Timing constraint: Default period analysis 64 items analyzed, 0 timing errors detected. Minimum period is 5.209ns. Maximum delay is 10.559ns. -------------------------------------------------------------------------------- Timing constraint: Default net enumeration 16 items analyzed, 0 timing errors detected. Maximum net delay is 3.098ns. -------------------------------------------------------------------------------- All constraints were met.
7
Milan Ptáček, Robert Lufinka, Oldřich Nič Tabulka a graf 1 Minimální perioda a max. frekvence
8
Milan Ptáček, Robert Lufinka, Oldřich Nič Tabulka a graf 2 Maximální zpoždění
9
Milan Ptáček, Robert Lufinka, Oldřich Nič Tabulka a graf 3 Maximální zpoždění sítě
10
Milan Ptáček, Robert Lufinka, Oldřich Nič Závěr čím delší sběrnice, tím větší zpoždění a perioda zpomalení není nijak drastické je vhodné používat automatické umísťování a propojování co je zpoždění sítě a proč nezávisí na délce vodičů?
Podobné prezentace
