1. přednáška organizace přednášek a cvičení -úvodní informace, požadavky na posluchače -literatura -souvislost HW a SW, komponenty počítačového systému -Top Level View, provádění programu -blokové schéma počítače (von Neumann, harwardská koncepce) -číselné soustavy -sběrnice (počítače, procesoru) -registry procesoru Studijní materiály najdete na adrese:

- přednáška – učebna A4/416, cvičení – počítačová laboratoř ÚAI - souvislost přednášek a cvičení - 2 požadavky k účasti na získání klasifikovaného zápočtu: 1. požadavek - doporučení od cvičícího 2. požadavek - vypracování literární práce na téma: Počítače v pozadí zničení civilizace... (forma literární práce – povídka) - získání klasifikovaného zápočtu (zkoušky): 2 ústní otázky Úvodní informace

Literatura Gary Nutt: Operating Systems, Third Edition. ISBN: William Stallings: Operating Systems: Internals and Design Principles (7th Edition, 2011) Andrew S. Tanenbaum: Operating Systems: Design and Principles (3rd Edition) Madnick, Donovan: Operační systémy. Praha Bach: Principy operačního systému UNIX. Praha Abraham Silberschatz: Operating System Concepts (7th Edition) Čada: Operační systémy. Praha Plášil: Operační systémy. Skriptum ČVUT, Praha … Podpůrné materiály pro přednášky

Souvislost hardware - software Process management Memory management I/O ControlFile Management CPU Main Memory I/O DevicesSecondary Storage Software Hardware

- hardware – poskytuje základní systémové zdroje (CPU, memory, I/O devices) - operační systém – řídí a koordinuje použití prostředků mezi různými procesy (programy) různých uživatelů - aplikační programy – definuje způsoby použití systémových zdrojů pro řešení uživatelských programů (compilers, database systems, video games, business programs) - uživatelé – lidé, stroje, jiné počítače Komponenty počítačového systému Computer Hardware Operating System Data Base MS-WORD Paint User 1User 2User n

Computer Components: Top-Level View - operační systém využívá HW zdroje, nabízí množinu služeb uživatelům - řídí procesor(y), primární a sekundární paměť, I/O kanály - procesor řídí operace počítače, provádí zpracování dat a instrukcí, pokud je jeden -> CPU (Central Processing Unit) - hlavní paměť (Main Memory) slouží k ukládání programu i dat, typicky je energeticky závislá (Real Memory, Primary Memory) - I/O moduly přenáší data mezi počítačem a externími zařízeními (disky, terminály, komunikační kanály,...) - systémová sběrnice (adresní, datová, řídící) slouží ke spojení procesoru a hlavní pamětí PCProgram Counter IRInstruction Register MARMemory Address Register MBRMemory Buffer Register I/O ARInput/Output Address Register I/O BRInput/Output Buffer Register

PC I/O BR I/O AR MBR MAR IR Execution unit CPU Buffers I/O module Instruction Data Main memory Computer Components: Top-Level View

Provádění programu PC obsahuje adresu první instrukce (300), instrukce (1940) je načtena do IR a PC je inkrementován, postup v sobě zahrnuje použití MAR a MBR, které nejsou zobrazeny Step1 - přesouvání mezi pamětí a registry procesoru, ukázka sečtení obsahu adresy 940 s obsahem adresy 941 a uložení výsledku na adresu 941, jsou potřeba tři instrukce a tři fáze načtení (fetch) a tři fáze provedení (execute) Další instrukce (5941) je načtena do IR z adresy 301 a PC je opět inkrementován Step3 První 4 bity (první hexadecimální číslo) v IR indikuje, že do AC se načte z paměti obsah adresy 940 (zbývajících 12 bitů) Step2 Původní obsah AC (0003) je sečten s obsahem adresy 941 (0002) a výsledek je uložen do AC Step4 Další instrukce (2941) je načtena z adresy 302 a PC je inkrementován Step5 Obsah AC (0005) je uložen na adrese 941 Step6 Start Halt Fetch Next Instruction Execute Instruction Fetch Stage Execute Stage

PC AC IR MemoryCPU registers Step PC AC IR MemoryCPU registers Step PC AC IR MemoryCPU registers Step PC AC IR MemoryCPU registers Step PC AC IR MemoryCPU registers Step PC AC IR MemoryCPU registers Step = 5 Provádění programu Fetch StageExecute Stage

Blokové schéma počítače - John von Neumann ( ), americký matematik maďarského původu - teorie her, logika, funkcionální analýza - koncepce počítače, která pro některé počítače platí do dnešní doby - sériové zpracování instrukcí - jednotné uložení dat i programu - univerzální struktura počítače (nezávislost na řešené úloze) - binární prezentace údajů

Harwardská koncepce harwardská koncepce předpokládá existenci dvou oddělených pamětí a sběrnic (data/program) - umožňuje paralelní čtení instrukce při běhu programu - princip pipeline paměť dat ALU vstupy/výstupy registr instrukcí řadič paměť programu

Číselné soustavy Používané číselné soustavy: dekadická (desítková) binární (dvojková) oktalová (osmičková) hexadecimální (šestnáctková) - soustavy váhové 528 = 5* * * B = 1* * * * = 5* * *8 0 1AB5H = 1* * * * lepší orientace v binárních zápisech, hexadecimální vyjadřování - vzájemné převody

Sběrnice osobních počítačů - řídící, datová, adresní, šířka, rychlost ISA (Industry Standard Architecture, IBM, 1984), data 16 bitů adresa 24 bitů, 8 MHz => 5 MB/s, známá technická specifikace, vnášela omezení při komunikaci s periferiemi MCA (Microchanel, IBM, 1987), šířka 32 bitů, 10 MHz, má dvojnásobný počet adresních vodičů => 6x rychlejší než ISA, špatná marketingová strategie, není kompatibilní s ISA EISA (Compaq, 1986), 32 bitů, kompatibilní k ISA, 5x dražší Local Bus - zachovává ISA, lokální spojení procesoru a paměti, 50 MHz, 130 MB/s, omezení počtu periferií PCI (Peripherals Component Interconnect, IBM, 1992), 64 bitů, 132 MB/s, 84 pinů, bus mastering, sdílení IRQ, PCI-X 150 pinů (1.0, 2.0, 266 MHz, 2,1 GB/s, 533 MHz, 4,2 GB/s) AGP (Accelerated Graphics Port), pro graf. kartu 528 MB/s, 4x 108 pinů, 100 MHz, 8x – výkon 2GB/s

- PCI-Express, PCIe (známá i jako 3GIO, PCI-E), náhrada PCI, PCI-X a AGP - komunikace probíhá pomocí paketů sériově, umožňuje to zvyšovat frekvenci, nejsou potíže se synchronizací - původní návrh přinesla skupina AWG (Arapaho Work Group), konečný standard z dílny Dell, IBM a HP - možnost „hot-plug“ (výměna za provozu) - existují verze 1, 2 a 3 (PCIe v x 500 MB/s jednosměrně, 4x, 8x a 16x (2 GB/s, 4 GB/s a 8 GB/s)) - není dost rychlá pro použití jako paměťová sběrnice - verze jsou kompatibilní PCI Express

Jádro 1 Jádro 2 CPU Paměť cache první úrovně (na čipu) Samostatná paměť cache druhé úrovně BACK SIDE BUS Operační paměť Řadič HD PCI sběrnice Grafická sběrnice USB FRONT SIDE BUS - čipová sada umožňuje připojení procesoru ke sběrnici - kmitočet FSB a BSB podle použitého procesoru (400 MHz v roce 2007) - podle nové architektury (místo FSB) máme northbridge a southbridge - northbridge – zajišťuje komunikaci s grafikou a pamětí (se systémově náročnějšími prvky) - southbridge – zajišťuje komunikaci s periferiemi, prostřednictvím PCI je spojen s northbridge - v čipové sadě je prvek, který umí transformovat sběrnici procesoru na PCI L2 L1 Sběrnice procesoru

Registry procesoru - registr (viditelné pro uživatele (minimalizace potřeby paměti, využívání všech dostupných registrů, znalost instrukcí assembleru,...), řídící a stavové (control) (používání při privilegovaných přístupech,...) ) - kompatibilita procesorů - uživatelské – pro data, pro adresy (index, segment, stack) - řídící a stavové – PC (Program Counter), IR (Instruction Register), PSW (Program Status Word) AH, AL střadač, akumulátor BH, BL bázový registr CH, CL čítač DH, DL datový registr SP stack pointer BP base pointer SI source index DI destination index CS code segment DS data segment SS stack segment ES extra segment FLAGS registr příznaků IP instruction pointer