Diagnostika počítačů DGP_09 Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO.

Slides:



Advertisements
Podobné prezentace
™. ™ Zprovoznění zařízení a zahájení jejich řízení během několika minut.
Advertisements

Hardware- počítačové komponenty
Informatika a výpočetní technika
Identifikátor materiálu: EU
Diagnostika počítačů DGP_05
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
Sekvenční logický obvod-úvod
Diagnostika počítačů DGP_06
Diagnostika počítačů DGP_04 Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO.
ALTERA Cyclone II 4608 – LE až 1152 Kbitů RAM konfigurace pomocí sériového rozhraní podpora více I/O standardů až 4 PLL až 16 globálních hodin podpora.
LabVIEW Teoretická část
Tato prezentace byla vytvořena
Třídění PA. Kompaktní PA (KPA) -menší - měly původně pevně danou konfiguraci integrovaných modulů a byly uzavřeny v jednom pouzdře. -Pouzdro se montuje.
HARDWARE PC Uvnitř počítače.
Informatika 1_6 6. Týden 11. A 12. hodina.
Blokové schéma PC a jeho hardwarová realizace
Diagnostika počítačů DGP_12
Výukový program: Mechanik - elektrotechnik Název programu: Číslicová technika - mikroprocesory III. ročník Mikrořadiče Vypracoval : Vlastimil Vlček Projekt.
Václav Bartoněk, 6. G MěVG Klobouky u Brna
Diagnostika počítačů DGP_10 Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO.
PicoBlaze, MicroBlaze, PowerPC
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
Tato prezentace byla vytvořena
Diagnostika počítačů DGP_02 Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO.
Počítač, jeho komponenty a periferní zařízení
Referát č. 3 Počítač, jeho komponenty a periferní zařízení (principy fungování, digitální záznam informací, propojení počítače s dalšími (digitálními)
Diagnostika počítačů DGP_07 Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO.
Diagnostika počítačů DGP_05a Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO.
Tento výukový materiál vznikl v rámci Operačního programu Vzdělávání pro konkurenceschopnost 1. KŠPA Kladno, s. r. o., Holandská 2531, Kladno,
Informatika / …o počítači (základní pojmy, jednoduché představy) 2006.
Identifikátor materiálu: EU
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
FPGA Actel – PLICE based Semestrální práce z předmětu AP Vypracoval: Zdeněk Suchomel
Tato prezentace byla vytvořena
Tomáš Martínek Technologie FPGA Tomáš Martínek
Technické prostředky PLC OB21-OP-EL-AUT-KRA-M Ing. Petr Krajča.
Digitální učební materiál
Autor:Jiří Gregor Předmět/vzdělávací oblast: Digitální technika Tematická oblast:Digitální technika Téma:Statické paměti RWM – RAM 1. část Ročník:3. Datum.
CZ.1.07/1.4.00/ VY_32_INOVACE_152_IT7 Výukový materiál zpracovaný v rámci projektu Vzdělávací oblast: Informační a komunikační technologie Předmět:Informatika.
Diagnostika počítačů DGP_03 Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO.
Hardware.
Elektrotechnika Mikroprocesorová technika
Architektura počítače
Procesor Renesas H8S/2633F.
Obchodní akademie a Střední odborná škola, gen. F. Fajtla, Louny, p.o. Osvoboditelů 380, Louny Číslo projektu CZ.1.07/1.5.00/ Číslo sady 28Číslo.
Výrok „Vypadá to, že jsme narazili na hranici toho, čeho je možné dosáhnout s počítačovými technologiemi. Člověk by si ale měl dávat pozor na takováto.
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
Pokročilé architektury počítačů (PAP_06.ppt) Karel Vlček, katedra Informatiky, FEI VŠB Technická Univerzita Ostrava.
Diagnostika počítačů DGP_08 Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO.
Univerzita třetího věku kurz Znalci Hardware 1.
Mikroprocesor.
ALTERA Stratix – LE až 7427 Kbitů RAM tři bloky RAM pamětí rychlé DSP bloky až 12 PLL (4+8 rychlých) až 16 globálních hodin a 22 zdrojů podpora.
Co je co? Hardware = =fyzické vybavení pc.Je vše na co si můžeme sáhnout, vše co je vidět a co je ve skříni pc. Software = = programové vybavení pc. Je.
Pokročilé architektury počítačů (PAP_05.ppt)
Procesory.
Orbis pictus 21. století Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky Blokové schéma počítače.
Jednočipové počítače v robotických systémech Vypracoval: Ing. Jaroslav Chlubný Kód prezentace: OPVK-TBdV-AUTOROB-ME-3-JCP-JCH-001 Technologie budoucnosti.
Odborný výcvik ve 3. tisíciletí Tato prezentace byla vytvořena v rámci projektu.
Název školy: Střední odborná škola stavební Karlovy Vary Sabinovo náměstí 16, Karlovy Vary Autor: Ing. Hana Šmídová Název materiálu: VY_32_INOVACE_10_NEUMANN_S1.
Mikropočítačová technika Úvod do mikropočítačové techniky a její aplikací.
Odborný výcvik ve 3. tisíciletí Tato prezentace byla vytvořena v rámci projektu.
Základní desky Marek Kougl 1.L.
DIGITÁLNÍ UČEBNÍ MATERIÁL
Inicializace portů mikrokontroléru
Petr Fodor.
Název projektu: ZŠ Háj ve Slezsku – Modernizujeme školu
Prezentace flash FPGA firmy ACTEL Vladimír Měsíček
Název školy: ZŠ Bor, okres Tachov, příspěvková organizace
Číslicová technika.
Informatika / …o počítači
Transkript prezentace:

Diagnostika počítačů DGP_09 Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO

K. Vlček: Diagnostika počítačů2 Co je Boundary-Scan? Boundary-scan test (B-ST) je metoda, která umožňuje úplnou řiditelnost a pozorovatelnost vývodů součástky programovými prostředky Metoda B-ST je schopna nahradit metodu „in- circuit testing“ bez toho, že by bylo použito zařízení nazývané „bed-of-nail“ Zařízení pro testování metodou „in-circuit test“ je eliminováno

K. Vlček: Diagnostika počítačů3 Vstupy a výstupy pro B-ST Obrázek ilustruje možnou strukturu pro vstup a výstup vývodů testované jednotky dle JTAG Během testů jsou všechny vstupní signály zachycovány pro analýzu a všechny výstupy jsou nastavovány pro testy okolních součástek

K. Vlček: Diagnostika počítačů4 Principy činnosti B-ST Činnost těchto scanovacích buněk je řízena pomocí bloku „Test Access Port (TAP) Controller“ Řadič a registr instrukcí je na obrázku jako „TAP Controller“

K. Vlček: Diagnostika počítačů5 TAP controller Blok „TAP controller“ je konečný automat se 16 states, který řídí činnost buněk posuvného registru označovaného „boundary scan register“ Základní operace testovacího hardware jsou řízeny prostřednictvím čtyř pinů: Test Clock (TCK), Test Mode Select (TMS), Test Data In (TDI), and Test Data Out (TDO) Volitelný pátý vývod TRST*, bývá použit jako signál asynchronního nulování TAP controlleru

K. Vlček: Diagnostika počítačů6 Instrukce pro programování Činnost TAP controlleru je určována instrukcí – obsahem IR (Instruction Register) tak, aby byly vykonávány testy potřebného typu Standard vyžaduje, aby součástky byly testovány třemi typy instrukcí Instrukce EXTEST Instrukce SAMPLE/PRELOAD Instrukce BYPASS

K. Vlček: Diagnostika počítačů7 Jak je B-S Test prováděn? Na testované desce může být více součástek Součástky jsou pak propojeny do jednoho řetězce Součástky v jednom řetězci mají společné ovládání

K. Vlček: Diagnostika počítačů8 Uspořádání registrů pro B-ST

K. Vlček: Diagnostika počítačů9 Standardizace B-ST Boundary-Scan test je standardizován společně s rozhraním JTAG v IEEE

K. Vlček: Diagnostika počítačů10 Použití B-ST (1) Odladěním prototypu infrastruktury hardwaru od montážních chyb lze zkontrolovat funkčnost logických bloků Testování propojení paměťových bloků od zkratů a přerušených spojení Programování CPLD a konfiguraci EPROM pamětí obvodů FPGA všech výrobců, přes signálové rozhraní nebo TAP (Test Access Port)

K. Vlček: Diagnostika počítačů11 Použití B-ST (2) Testování pomocí konektorů. Přídavné hardwarové moduly DIOS (Digital I/O Scan = digitální skenování vstupů/výstupů) vytváří možnost jednoduše rozšířit testování až na hlavní svorkovnice na kraji desek nebo na libovolné testovací body S moderním boundary-scan řadičem vybaveným interní pamětí lze jednoduše programovat Flash paměti přenosovými rychlostmi až 2 MB/min

K. Vlček: Diagnostika počítačů12 Vývoj Boundary-Scan Test S rychlým vývojem zmenšování komponent, integrovaných obvodů a desek plošných spojů (např. technologie SMT), musí držet krok i jejich testovací techniky. Vývody pouzder obvodů a obvody na deskách blíže u sebe, není místo pro fyzické testování pomocí hrotů Procedura in-circuit test komponent pomocí pole hrotů nelze použít

K. Vlček: Diagnostika počítačů13 Základní idea B-ST Základní ideou techniky Boundary-scan je právě nahrazení pole hrotů integrovanými elektronickými "piny“ buňkami Ve vývodech jsou implementovány pomocné obvody uvnitř integrovaných obvodů tak, že oddělují jeho logické jádro od fyzických vývodů. Pomocné obvody pracují jako "virtuální" sondy uvnitř součástky

K. Vlček: Diagnostika počítačů14 Testování obvodů bez B-ST

K. Vlček: Diagnostika počítačů15 Blokové schéma B-ST Obvody B-ST implantované v integrovaném obvodu - buňky s vývody TDI/TDO a řídící logika

K. Vlček: Diagnostika počítačů16 Vnitřní test B-ST Příklad použití Boundary-Scan při testování

K. Vlček: Diagnostika počítačů17 Testování FPGA Použití B-ST pro testování vnitřní logiky FPGA

K. Vlček: Diagnostika počítačů18 Registry pro B-ST

K. Vlček: Diagnostika počítačů19 Vývojový diagram činnosti B-ST

K. Vlček: Diagnostika počítačů20 BSDL (1) Boundary-Scan Description Language (BSDL) je standardní jazyk pro testování pomocí boundary-scanu, respektující IEEE Standard Je podskupina známého programovacího jazyka VHDL a určený k použití při testování vývojáři, výrobci součástek, ASIC návrháři a ATE výrobci

K. Vlček: Diagnostika počítačů21 BSDL (2) Je také určený k specifikování charakteristik, které jsou unikátní pro daný obvod V září 1994 byl uzákoněn IEEE Standard b-1994 s většími možnostmi, který je však plně kompatibilní s obvody a deskami využívající standard IEEE a b

K. Vlček: Diagnostika počítačů22 Další vývoj B-ST Metoda Boundary-Scan Test patří stále mezi rozšířenější a vývody jeho rozhraní jsou použity na velkém množství integrovaných obvodů různých výrobců Neustále se vyvíjejí testovací a vývojové prostředky, jejichž software umožňuje automaticky generovat testovací vektory/data dle zadaných kritérií (např. netlistu) a výsledky přehledně zobrazovat na obrazovce v podobě tabulek nebo i grafického schéma

K. Vlček: Diagnostika počítačů23 Literatura Hlavička J.: Diagnostika a spolehlivost, Vydavatelství ČVUT, Praha (1990), ISBN Musil, V., Vlček, K.: Diagnostika elektronických obvodů, TEMPUS Equator S_JEP , ÚMEL, FEI VUT v Brně (1998) Hlavička, J., Kottek, E., Zelený, J.: Diagnostika Elektronických číslicových obvodů, Praha SNTL (1982) Drábek, V.: Spolehlivost a diagnostika, VUT Brno, (1983) Hławiczka, A.: P1149, Warszawa (1993), ISBN