Kmitočtové syntézátory a ústředny Smyčka fázového závěsu fVST = f0 φk(t) = φVST(t) - φO(t)

uKstř(t) = uH.T1(t)/T = uH.k(t)/2 = KK.k(t) Smyčka fázového závěsu = regulační smyčka s automatickým řízením fázový nebo také kmitočtový detektor, filtr s charakterem dolní kmitočtové propusti, oscilátor nebo multivibrátor řízený napětím a případně některé další obvody Fázový komparátor zpracovává dva vstupní signály sVST(t) a s0(t) mající shodný kmitočet fVST = f0 a srovnává jejich vzájemné fázové posunutí k(t) = VST(t) - O(t) s plným úhlem 2, odpovídajícím fázovému posunutí o celou jednu periodu T1(t)/T = k(t)/2 střední hodnota pravoúhlých kmitů, které mají minimum na úrovni uL = 0 V a rozkmit uH, je úměrná jejich činiteli využití T1/T, tedy uKstř(t) = uH.T1(t)/T = uH.k(t)/2 = KK.k(t)

řídicí veličina = střední hodnota šířkově modulovaných pravoúhlých kmitů uK dolní propust DP: ze signálu uK ponechá jen uŘ, které přelaďuje oscilátor řízený napětím (OŘN, VCO) se signálem s0(t) operátorový tvar pro přenos fázového komparátoru UK(p) = KK.k.(p). přenos DP FDP = UŘ(p)/UK(p) určuje základní přenosové vlastnosti smyčky fázového závěsu, rychlost jeho odezvy na změny, jeho přesnost a stabilitu oscilátor na uŘ lineární změnou úhlového kmitočtu 0(t) = 2f0(t) = d0(t)/dt = K0.uŘ(t) K0 je převodní konstanta oscilátoru řízeného napětím

operátorový přenos VCO: 0(p)/UŘ(p) = K0/p operátorový přenos otevřené smyčky fázového závěsu: G(p) = 0(p)/k(p) = KK.FDP(p).K0/p operátorový přenos po uzavření zpětné vazby: H(p) = O(p)/VST(p) = G(p)/(1 + G(p)) = KK.FDP(p).K0/(p + KK.FDP(p).K0) přenosové vlastnosti smyčky fázového závěsu lze ovlivnit pouze volbou funkce FDP(p) filtru, protože KK a KO jsou kmitočtově nezávislé konstanty v praxi se nejčastěji užívají dolní propusti druhého řádu, tím se vytvářejí smyčky druhého řádu

Skupinové schéma smyčky s vřazeným děličem pro násobení kmitočtu

Obvod 4046 Průběh signálu: a) komparátoru A, b) komparátoru B

Použití obvodů smyčky fázového závěsu 4046 Zapojení převodníku napětí na kmitočet v rozsahu 0 až 18,5 kHz Generátor modulovaných kmitů se stoprocentní amplitudovou modulací

Generátor proměnného FM signálu Analogový měřič kmitočtu s obvodem 4046, pracujícím jako převodník f/U

Vysílač kmitočtově modulovaných světelných kmitů Přijímač kmitočtově modulovaných světelných kmitů

Čítače a děliče kmitočtu rozdělení čítačů: asynchronní synchronní podle funkce: čítače pro čítání vpřed (inkrementování, zvětšení obsahu čítače o 1 při příchodu každého čítacího impulsu), čítače pro čítání vzad (dekrementování, při příchodu čítacího impulsu se zmenší obsah čítače o 1) čítače vratné (reverzibilní, při příchodu čítacího impulsu se obsah čítače buď zvětší o 1 nebo zmenší o 1, a to podle toho, do jakého provozního režimu je čítač nastaven vnějším řídicím signálem). používané kódy: binární, BCD nebo Johnsonův další - nulování, pevné přednastavení nebo programovatelné nastavení

PEVNĚ NASTAVENÉ ČÍTAČE A DĚLIČE KMITOČTU f/2, f/22, ..., f/2N. a) Jednobitový dvojkový čítač, b) 2-bitový dvojkový asynchronní čítač, c) kaskádní uspořádání N-bitového dvojkového asynchronního čítače

Johnsonův čítač pracuje s Johnsonovým číselným kódem integrovaná podoba - např. 4017, 4022 nebo lze sestavit z jednodušších klopných obvodů vstupní čítací impulsy ovládají řídicí vstupy všech klopných obvodů současně, čítač pracuje synchronně, zpoždění z čítacího vstupu na jednotlivé výstupy je ve všech případech přibližně konstantní pravdivostní tabulka: NUL počet impulsů výstupy VSTUP Q4 Q3 Q2 Q1 Q0 1 X 2 3 4 5 6 7 8 9

Johnsonův čítač

Pravdivostní tabulka klopného obvodu JK typu MC74ACT109

PŘEDNASTAVITELNÉ A PROGRAMOVATELNÉ ČÍTAČE A DĚLIČE KMITOČTU

Kmitočtové syntézátory Přesnost a stabilita kmitočtů f0 = 1, 2, 4, 8, ..., 128 kHz je dána výhradně přesností a stabilitou krystalem řízeného generátoru opěrných kmitů

místo čítače 4024 a přepínače můžeme použít programovatelný čítač, dělící kmitočet v poměru N : 1, kde N je libovolné přirozené číslo, a rozšířit tak počet nastavitelných kmitočtů fO výstupních kmitů syntézátoru pokud doplníme ještě další programovatelný čítač ve funkci děliče kmitočtu s dělicím poměrem M : 1 mezi krystalový generátor pracující na kmitočtu fKG a vstup INA detektoru, vytvoříme kmitočtový syntézátor, který realizuje rovnici můžeme tak nastavovat libovolné kmitočty f0, které lze z kmitočtu fKG odvodit násobením zlomkem, jenž představuje podíl dvou přirozených čísel

Časové základny

časová základna: generuje výstupní puls s periodou nastavitelnou v rozsahu T = 100 ns až 900 ms, a to v diskrétních hodnotách, vyjádřených vztahem M je mantisa, nastavitelná v hodnotách M = 1, 2, ..., 9 E - 7 je exponent, přičemž číslo E nabývá při přepínání hodnot E = 0, 1, ..., 6 vstupní logické signály E4, E2, E1 nabývají binárních hodnot 0 nebo 1 tak, že kombinace E4E2E1 představuje tříbitové binární vyjádření čísla exponentu E podobně signály M8, M4, M2, M1 vyjadřují v kódu BCD mantisu M tyto řídicí signály (s aktivní úrovní H) mohou být dodávány např. z výstupu digitálních přepínačů pracujících v kódu BCD, nebo je lze zadávat i z libovolného jiného zdroje digitálního signálu, a to i dálkově pro požadavek prvoúhlých kmitů se střídou 1 : 1 stačí zdvojnásobit kmitočet generátoru na 20 MHz a za výstup děliče LO11 zařadit ještě dělič dvěma střídu 1 : 1 výstupních pravoúhlých kmitů však můžeme docílit i následující úpravou: měníme periodu T0 pravoúhlých kmitů z generátoru (f0 = 20 MHz) dělením v přednastavovaném děliči 11, potom dělíme kmitočet výstupního impulsového signálu děličem dvěma a dostáváme pravoúhlé kmity se střídou 1 : 1, teprve potom dělíme kmitočet po dekádách, které jsou zapojeny pro symetrické dělení deseti

Zpracování a zviditelnění vícebitových digitálních signálů Obvody pro sčítání a odčítání Neúplná sčítačka má dva vstupy A, B a dva výstupy S, P. Výstup S udává výsledek součtu jednobitových čísel A a B, výstup P generuje přenos vznikající při součtu. Pro výstupy platí logické funkce Úplná sčítačka jednobitová je sestavena ze dvou neúplných sčítaček. Má tři vstupy, ke vstupům A a B přibývá vstup pro přenos ze sčítačky nižšího bitu.

úplné vícebitové sčítačky se vyrábějí také v integrované podobě např. obvody SN7483 a CD4008BM (čtyřbitová úplná sčítačka), 74181, 74LS381 a 74AS881 (velmi rychlá aritmeticko-logická jednotka pro 16 aritmetických a 16 logických operací se dvěma čtyřbitovými čísly), případně 74AS888 (8-bitový bipolární řez velmi rychlého procesoru) Sčítání dvou 12-bitových dvojkových čísel

Úplná odčítačka. Aritmetické operace odčítání se obvykle realizují pomocí součtu doplňkových čísel v zapojení se sčítačkami. V některých případech však může být vhodnější použít přímé odčítačky. Neúplnou odčítačku můžeme pro rozdíl popsat logickými funkcemi a úplnou odčítačku pro rozdíl An-(Bn+Vn-1) funkcemi a) Schéma neúplné odčítačky a b) úplné odčítačky

Odčítání pomocí dvojkového doplňku převádí aritmetickou operaci rozdílu na součet dvou čísel. Pokud pracujeme s dvojkovými čísly, můžeme záporná čísla vyjádřit ve dvojkovém doplňkovém kódu. Pro doplňkový kód je typické, že kladná čísla mají 0 na pozici nejvyššího bitu, naopak čísla záporná zde mají 1. Kladná čísla jsou tedy ve dvojkovém doplňkovém kódu vyjádřena běžným způsobem (pouze MSB=0). Pro odvození záporného čísla v doplňkovém dvojkovém kódu používáme zvláštní algoritmus: 1. vyjádříme absolutní hodnotu čísla jako kladné dvojkové číslo, 2. komplementujeme bit po bitu (01, 10), 3. přičteme číslo 1, 4. zanedbáme jakýkoliv přenos z nejvyššího bitu. Využití integrované sčítačky pro součet a rozdíl dvou 8-bitových čísel

Obvody pro násobení

Převodníky kódu Čítací metoda převodu BCD/BIN

Pro vzájemný převod BCDBIN a BINBCD existuje dále několik algoritmů; jejich uplatnění přichází v úvahu zejména při nasazení mikropočítačů, neboť jsou obzvláště vhodné pro převod vykonáním určitého programu. Jiný způsob převodu, při němž je nejdůležitější rychlost převodu, je založen na využití převodníků kódu naprogramovaných v pevné paměti. Např. pro kódy BCD a BIN existují specializované integrované převodníky, které lze řadit do kaskády k dosažení větší šířky slova. Obecně lze naprogramovat libovolnou paměť ROM, EPROM příp. EEPROM pro funkci převodníku mezi dvěma libovolnými jednoznačnými kódy. Paměť se potom používá tak, že adresové vstupy jsou buzeny převáděným číslem ve vstupním kódu a na datových výstupech odebíráme totéž číslo, vyjádřené ve výstupním požadovaném kódu. Rychlost převodu závisí na konkrétním typu použité paměti, většinou však pro 8 až 12-bitová slova nepřesahuje zpoždění dobu několik desítek ns

Zobrazení informace na displeji LED ve statickém režimu Základní tvary zobrazitelné na sedmisegmentovém zobrazovači dekodéry řady x46 a x47 Základní zapojení displeje se statickým provozem (a desetinou tečkou)

Pravdivostní tabulka budiče 74x46 a 74x47 displeje LED se sedmi segmenty znak vstupy BO výstupy (funkce) LT/ BI/ D C B A (BI/RBO) a b c d e f g 1 0 0 0 0 0 0 0 0 0 0 1 X 0 0 0 1 1 0 0 1 1 1 1 2 0 0 1 0 0 0 1 0 0 1 0 3 0 0 1 1 0 0 0 0 1 1 0 4 0 1 0 0 1 0 0 1 1 0 0 5 0 1 0 1 0 1 0 0 1 0 0 6 0 1 1 0 1 1 0 0 0 0 0 7 0 1 1 1 0 0 0 1 1 1 1 8 1 0 0 0 0 0 0 0 0 0 0 9 1 0 0 1 0 0 0 1 1 0 0 10 1 0 1 0 1 1 1 0 0 1 0 11 1 0 1 1 1 1 0 0 1 1 0 12 1 1 0 0 1 0 1 1 1 0 0 13 1 1 0 1 0 1 1 0 1 0 0 14 1 1 1 0 1 1 1 0 0 0 0 15 1 1 1 1 1 1 1 1 1 1 1 vypnuto X X X X potlačená 0 L test

Při návrhu obvodů pro buzení displejů LED vycházíme z parametrů zvoleného displeje. Obvykle se používá pět základních grafů: A. pracovní charakteristiky IP/IDCmax(tp) pro impulsní buzení v dynamickém režimu (Ip je vrcholový proud, IDCmax maximální stejnosměrný proud, tp doba trvání impulsu, B. teplotní závislost maximálního stejnosměrného proudu IDCmax (A) segmentu na teplotě A okolí s uvažovaným teplotním odporem RJA, C. relativní účinnost svícení na jednotku proudu vztažená na vrcholový proud segmentu, D. AV charakteristika diody LED v propustném směru iF(uF), E. relativní svítivost (vztažená na svítivost při 5 mA) jako funkce stejnosměrného proudu diodou E/E5mA(IDC). Většinou se displej nastavuje pro maximální světelný výkon při určité teplotě okolí. Limitujícími údaji tedy jsou: maximální přípustný proud IDC při dlouhé životnosti a přípustná teplota při dané konstrukci pouzdra. Maximální teplota přechodu LED bývá 100C pro plastické pouzdro a 80 až 110C pro ostatní typy.

Řízení vícemístného displeje Aplikační zapojení maticového zobrazovače s vestavěnou pamětí a převodníkem kódu