Obchodní akademie, Ostrava-Poruba, příspěvková organizace Vzdělávací materiál / DUM VY_32_INOVACE_02A10 Sekvenční logické obvody Autor Ing. Petr Haman Období vytvoření 2014 Ročník / věková kategorie 2. ročník Vyučovací předmět / klíčová slova ICT / sekvenční logické obvody, klopné obvody Anotace Prezentace k výkladu sekvenčních logických obvodů

Sekvenční logické obvody Ing. Petr Haman

Kombinační logické obvody Výstupní hodnota je dána kombinací hodnot na vstupech Nedochází k paměťovému efektu (na rozdíl od sekvenčních logických obvodů) Jejich chování (tj. závislost výstupní hodnoty na kombinaci vstupních hodnot) můžeme popsat logickou funkcí Realizovány logickými členy (hradly) Sekvenční logické obvody / Ing. Petr Haman

Sekvenční logické obvody (1) Výstupní hodnota je dána kombinací hodnot na vstupech a zároveň předchozí hodnotou na výstupu Skládá se z kombinační části a paměťové části: Kombinační část realizována logickými členy (hradly) Paměťová část realizována logickými členy (hradly) se zavedenou zpětnou vazbou Sekvenční logické obvody / Ing. Petr Haman

Sekvenční logické obvody (2) Asynchronní: Stav obvodu se změní okamžitě po změně vstupních hodnot Synchronní: Obsahují navíc vstup pro řídící synchronizační signál („hodinový“ nebo „taktovací“ vstup, angl. „clock“) Stav obvodu se změní až po definované změně synchronizačního vstupu Sekvenční logické obvody / Ing. Petr Haman

Sekvenční logické obvody (3) Klopné obvody Registry (datové, posuvné, kruhové) Čítače Sekvenční logické obvody / Ing. Petr Haman

Klopné obvody RS (zapojení s Nor) 𝐐 𝐧 Pamatuje si předchozí stav Q n−1 Nastavení výstupu Q na 0 (reset) 1 Nastavení výstupu Q na 1 (set) Zakázaný stav (Q a Q nejsou opačné) × Sekvenční logické obvody / Ing. Petr Haman

Klopné obvody RS (zapojení s Nor) NAND zapojený jako NOT S R 𝐐 𝐧 Pamatuje si předchozí stav Q n−1 Nastavení výstupu Q na 0 (reset) 1 Nastavení výstupu Q na 1 (set) Zakázaný stav (Q a Q nejsou opačné) × Sekvenční logické obvody / Ing. Petr Haman

Klopné obvody RST (řízený RS) 𝐐 𝐧 Pamatuje si předchozí stav { × Q n−1 1 Nastavení výstupu Q na 0 (reset) Nastavení výstupu Q na 1 (set) Zakázaný stav (Q a Q nejsou opačné) Sekvenční logické obvody / Ing. Petr Haman

Klopné obvody D D C 𝐐 𝐧 × Q n−1 1 Pamatuje si předchozí stav Q n−1 Nastavení výstupu Q na 0 (reset) 1 Zakázaný stav (Q a Q nejsou opačné) NAND zapojený jako NOT Sekvenční logické obvody / Ing. Petr Haman

Použité obrázky Prostředí SW Digital Circuit Simulator Sekvenční logické obvody / Ing. Petr Haman

Použitá literatura Mikrokontroléry PIC: Sekvenční logické obvody. [online]. [cit. 2014-01-20]. Dostupné z: http://mikrokontrolery- pic.cz/zaciname/cislicova-technika/sekvencni-logicke-obvody/ Mikrokontroléry PIC: Klopný obvod RS. [online]. [cit. 2014-01- 23]. Dostupné z: http://mikrokontrolery- pic.cz/zaciname/cislicova-technika/sekvencni-logicke- obvody/klopny-obvod-rs/ Mikrokontroléry PIC: Klopný obvod D řízený úrovní. [online]. [cit. 2014-09-23]. Dostupné z: http://mikrokontrolery- pic.cz/zaciname/cislicova-technika/sekvencni-logicke- obvody/klopny-obvod-d-rizeny-urovni/ Sekvenční logické obvody / Ing. Petr Haman