Klopný obvod JK
Je to sekvenční, dynamický, synchronní obvod se dvěma stabilními stavy, který pracuje jako paměťový člen pro jeden bit. Používá se pro stavbu registrů a čítačů. Má dva synchronní informační vstupy J a K závislé na hodinových impulsech na vstupu C a dva asynchronní vstupy R a S. Pokud je klopný obvod realizován jako jednostupňový => reaguje na vzestupnou hranu (čelo) hodinového impulzu. Pokud je klopný obvod realizován jako dvoustupňový (Master – Slave) => reaguje na sestupnou hranu (týl) hodinového impulzu. Obvod JK se chová velmi podobně jako RS klopný obvod. Analogie vstupů: J = S K = R Tento obvod je dynamicky řízen hodinovými impulsy (pravidelné či nepravidelné). Obvod JK se ovládá logickými 1 jako SR obvod, na rozdíl od něho, ale nemá žádný zakázaný stav (R = S = 1). Při vstupech J = K = 1 se výstup Q klopí výstupu do opačného stavu s každou vzestupnou (jednostupňový JK) hranou hodinového pulsu. Pro dvoustupňový JK obvod dojde k překlopení se sestupnou hranou hodinového pulsu.
Klopný obvod JK t Pravdivostní tabulka Blokové schéma J T C K Stavy 1 a 2 se využívají pro registry Stav 3 se využívá pro čítače t
Klopný obvod JK – dělič frekvence Pravdivostní tabulka J T C Blokové schéma K Stavy 1 a 2 se využívají pro registry Stav 3 se využívá pro čítače t