Název projektu: Moderní výuka s využitím ICT Číslo projektu: CZ.1.07/1.5.00/34.0734 Číslo materiálu: VY_32_INOVACE_CT-2-17-Bc2 Předmět: Číslicová technika Ročník: 2. Tematický celek: Kombinační obvody Hradla TTL a CMOS - cvičení Autor: Ing. Pavel Bachura Datum tvorby: 05.09.2013

Obsah tematického celku Realizace logických funkcí TTL – hradlo NAND CMOS – hradlo NOT Příklad použití funkcí dvou proměnných Použitá literatura

Klíčová slova Logická funkce Hradlo TTL CMOS

Realizace logických funkcí Pro realizaci některých logických funkcí - typicky AND, OR, NOT, NAND, NOR a XOR se vyrábí elektronické, pneumatické, hydraulické, případně i jiné stavební prvky zvané hradla. Velmi rozšířená jsou elektronická hradla vyrobená technologií (complementary metal oxide semiconductor) s unipolárními tranzistory a starší technologií TTL (transistor–transistor logic) s bipolárními tranzistory. Pro lepší představu o funkci hradel si nyní ukážeme vnitřní strukturu zapojení nejpoužívanějších z nich.

Realizace logických funkcí Pro realizaci některých logických funkcí - typicky AND, OR, NOT, NAND, NOR a XOR se vyrábí elektronické, pneumatické, hydraulické, případně i jiné stavební prvky zvané hradla. Velmi rozšířená jsou elektronická hradla vyrobená technologií (complementary metal oxide semiconductor) s unipolárními tranzistory a starší technologií TTL (transistor–transistor logic) s bipolárními tranzistory. Pro lepší představu o funkci hradel si nyní ukážeme vnitřní strukturu zapojení nejpoužívanějších z nich.

TTL – hradlo NAND a b y 1 I2 I1 Je-li log. 1 na obou vstupech víceemitorového tranzistoru T1 (modrá propojka), bude se jeho přechod báze-emitor chovat jako dioda v propustném směru. Naznačenou cestou poteče relativně malý proud I1 do báze T2. T2 bude otevřený a pustí proud I2 do báze T4, který bude rovněž otevřený. Na jeho kolektoru (výstupu y) bude napětí pod 0,4V => log. 0. T3 bude uzavřen.

TTL – hradlo NAND a b y 1 I2 I1 Je-li log. 0 na jednom nebo obou vstupech víceemitorového tranzistoru T1 (modrá propojka), bude otevřen proudem I1 a na jeho kolektoru bude napětí pod 0,4V. Tranzistory T2 i T4 budou zavřené. T3 bude otevřený proudem I2 a pustí proud do zátěže výstupu (bude-li tam). Na výstupu y bude napětí od 2,4V do Ucc (5V) => log. 1.

CMOS – hradlo NOT a y 1 Je-li log. 0 na vstupu x (modrá propojka spojí vstup x s kostrou), tzn. na řídicích elektrodách obou tranzistorů MOS, bude záporným napětím otevřen tranzistor T1 s kanálem typu P a zavřený T2 s kanálem typu N. I1 T1 tedy pustí proud do zátěže výstupu (bude-li tam). Na výstupu y bude napětí blížící se Ucc (3 – 18V) => log. 1.

CMOS – hradlo NOT a y 1 Je-li log. 0 na vstupu x (modrá propojka spojí vstup x s kaldným napájecím napětím), tzn. na řídicích elektrodách obou tranzistorů MOS, bude kladným napětím otevřen tranzistor T2 s kanálem typu N a zavřený T1 s kanálem typu P. I2 T2 tedy spojí výstup s kostrou. Na výstupu y bude napětí blížící se 0V => log. 0.

TTL – hradlo NOR a b y 1 Je-li log. 0 na jednom nebo obou vstupech víceemitorového tranzistoru T1 (modrá propojka), bude otevřen proudem I1 a na jeho kolektoru bude napětí pod 0,4V. Tranzistory T2 i T4 budou zavřené. T3 bude otevřený proudem I2 a pustí proud do zátěže výstupu (bude-li tam). Na výstupu y bude napětí od 2,4V do Ucc => log. 1.

Použitá literatura 1. Antošová, M., Davídek V.: Číslicová technika. Nakl. KOPP, 2009.