ČÍSLICOVÁ TECHNIKA Paměťové registry Ing. Dušan Pauček Střední škola, Havířov-Šumbark, Sýkorova 1/613, příspěvková organizace Tento výukový materiál byl zpracován v rámci akce EU peníze středním školám - OP VK 1.5. Výuková sada – ČÍSLICOVÁ TECHNIKA, DUM č. E16

Jedná se o kaskádní řazení x-klopných obvodů, které slouží pro uložení x-bitového binárního čísla. Délka registru je určena počtem klopných obvodů. Například 3bitový registr má 3 klopné obvody nebo 4bitový registr má 4 klopné obvody. Z toho vyplývá, že Xbitový registr má X klopných obvodů. Jelikož se vyžaduje současná práce všech klopných obvodů v registru najednou je synchronizační vstup C všech klopných obvodů spojen navzájem do jednoho uzlu.

Paměťové registry Slouží jako paměť pro x-bitů Paměťové registry Slouží jako paměť pro x-bitů. Tyto registry musí umožnit x-bitové číslo zapsat a také vyzvednout. Mají vždy paralelní vstup (PI…parallel input) a paralelní výstup (PO…parallel output). Případně může mít nulování. Mezi jednotlivými klopnými obvody není žádná datová vazba. Nejčastěji se paměťové registry sestavují z klopných obvodů typu D řízených úrovní synchronizačního signálu nebo z klopných obvodů typu D a JK řízených hranou synchronizačního signálu.

Příklad: Navrhněte 4bitový paměťový registr z klopného obvodu D, řízeného úrovní synchronizačního signálu. Řešení: Paměťový registr se bude skládat ze čtyř klopných obvodů typu D (jeden bit odpovídá jednomu klopnému obvodu typu D). Synchronizační vstupy C všech čtyř obvodů spojíme do jednoho uzlu. Logická „1“ na vstup C umožňuje zápis 4bitového slova z datových vstupů do registru. Logická „0“ na vstupu C zamezuje změně obsahu registru. Na paralelním výstupu je aktuální stav obsahu registru. Bistabilní klopný obvod typu D: D Q C

4bitový paměťový registr z D: C D Q D3 D2 D1 D0 Q3 Q2 Q1 Q0 Paralelní vstupy (PI) Paralelní výstupy (PO)

Příklad: Navrhněte 2bitový paměťový registr z klopných obvodů JK Příklad: Navrhněte 2bitový paměťový registr z klopných obvodů JK. Řešení: Synchronizační vstupy všech obvodů jsou spojeny. U obvodu JK probíhá zápis logickou „0“. Chceme li zápis logickou „1“ musíme na vstup C dát invertor. Datový vstup je paralelní a u každého klopného obvodu musíme spojit vstup J se vstupem K přes invertor. Asynchronní vstupy RS je nutno také ošetřit. Jinak by mohli být vstupem náhodného rušení. Vstup R můžeme využít pro nulování celého registru (všechny vstupy R spojíme). Nuluje se logickou „0“, protože na vstupech R je invertor. Nevyužité vstupy R se musí připojit na logickou „1“ (napájení).

Zapojení: J K C Q S R D1 D0 Q1 Q0 +Ucc nulování 1 Paralelní vstupy (PI) Paralelní výstupy (PO)

POUŽITÁ LITERATURA KANTNEROVÁ Ivana. Sbírka příkladů z číslicové techniky. 1. vyd. IDEA SERVIS, konsorcium., 2003, ISBN 978-80-85970-66-1.