Sekvenční logický obvod-úvod

Slides:



Advertisements
Podobné prezentace
CIT Posuvné registry Díl VIII.
Advertisements

ČÍSELNÉ SOUSTAVY PŘEVODY MEZI SOUSTAVAMI
ČÍSLICOVÁ TECHNIKA BOOLEOVA algebra
Klopné obvody typu RS, RST
BINOMICKÁ VĚTA Mgr. Hana Križanová
Tato prezentace byla vytvořena
Předepisování přesnosti rozměrů -tolerování rozměrů, základní pojmy
Bistabilní klopný obvod D, synchronní
Digitální učební materiál
ČÍSLICOVÁ TECHNIKA Paměťové registry
Tato prezentace byla vytvořena
Klopný obvod JK.
Klopné obvody RS JK D asynchronní K.O. základní klopné obvody
Tato prezentace byla vytvořena
Název projektu: Moderní výuka s využitím ICT
Tato prezentace byla vytvořena
Dvojkový doplněk, BCD kód
Obchodní akademie, Ostrava-Poruba, příspěvková organizace
KARNAUGHOVY MAPY MINIMALIZACE FUNKCE
ČÍSELNÉ SOUSTAVY DESÍTKOVÁ, DVOJKOVÁ
Název školyIntegrovaná střední škola technická, Vysoké Mýto, Mládežnická 380 Číslo a název projektuCZ.1.07/1.5.00/ Inovace vzdělávacích metod EU.
Název projektu: Moderní výuka s využitím ICT
Bistabilní klopný obvod RS, asynchronní
Digitální učební materiál
ČÍSELNÉ SOUSTAVY OSMIČKOVÁ, ŠESTNÁCTKOVÁ
ČASOVAČE A ČÍTAČE PLC FATEK
ČÍSELNÉ SOUSTAVY ČÍSLA S DESETINNOU ČÁRKOU
ČÍSLICOVÁ TECHNIKA Aritmetické operace
ČÍSLICOVÁ TECHNIKA De Morganův teorém
Minimalizace metodou Quine-McCluskey
Jednosměrné posuvné registry 74164, 74165, 74166
ČÍSLICOVÁ TECHNIKA Posuvné registry
ČÍSLICOVÁ TECHNIKA Čítače obecně
Digitální učební materiál
PERIFERNÍ ZAŘÍZENÍ Digitální fotoaparát
Tato prezentace byla vytvořena
Sekvenční logické obvody
DETEKCE HRANY OBDÉLNÍKOVÉHO IMPULSU
ČÍSLICOVÁ TECHNIKA synchronní čítače
Název školyIntegrovaná střední škola technická, Vysoké Mýto, Mládežnická 380 Číslo a název projektuCZ.1.07/1.5.00/ Inovace vzdělávacích metod EU.
ČÍSLICOVÁ TECHNIKA asynchronní čítače
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
ZÁKLADNÍ PROGRAMOVÁNÍ LINIOVÝCH SCHÉMAT POMOCÍ PLC
Výpis z pravdivostní tabulky a následná minimalizace
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
Nesinusové oscilátory s klopnými obvody
ZAPOJENÍ LOGICKÝCH FUNKCÍ POMOCÍ OBVODŮ NOT, OR, AND, NOR, NAND
ZÁKLADNÍ LOGICKÉ FUNKCE
David Rozlílek.  Hodnoty výstupních proměnných y závisejí nejen na okamžitých hodnotách vstupních proměnných x, ale i na jejich …………hodnotách To znamená.
KARNAUGHOVY MAPY MINIMALIZACE FUNKCE
ČÍSLICOVÁ TECHNIKA KARNAUGHOVY MAPY
Elektronické zesilovače
Přenosové soustavy VY_32_INOVACE_pszczolka_ Synchronní čítač Tento výukový materiál byl zpracován v rámci projektu EU peníze středním školám -
VY_32_INOVACE_pszczolka_ Čítače - test
Číslicová technika.
Logické funkce a obvody
VY_32_INOVACE_pszczolka_ Registry – paralelní, sériový
Elektrické měřící přístroje
VY_32_INOVACE_pszczolka_ Čítače – základní stupeň
Autor: Pszczółka Tomáš
Logické funkce a obvody
VY_32_INOVACE_pszczolka_ Registry - test
Číslicová technika.
Číslicová technika.
VY_32_INOVACE_pszczolka_ Registr kruhový - aplikace
Tato prezentace byla vytvořena
Autor: Pszczółka Tomáš
Logické funkce a obvody
Číslicová technika - realizace logických operátorů -
Transkript prezentace:

Sekvenční logický obvod-úvod ČÍSLICOVÁ TECHNIKA Sekvenční logický obvod-úvod Ing. Dušan Pauček Střední škola, Havířov-Šumbark, Sýkorova 1/613, příspěvková organizace Tento výukový materiál byl zpracován v rámci akce EU peníze středním školám - OP VK 1.5. Výuková sada – ČÍSLICOVÁ TECHNIKA, DUM č. E11

Základem sekvenčního logického obvodu je bistabilní klopný obvod, tvořený z kombinačních logických obvodů typu NOR nebo NAND, které jsou vzájemně spojeny kladnou zpětnou vazbou. Jedná se o paměť o velikosti jednoho bitu, která je schopna uchovat stav logické „1“ nebo „0“. Blokové schéma: Kombinační log. obvod vstup výstup Paměť

Sekvenční logický obvod může nabývat těchto transformací: Jedničková stav kdy se výstup nastaví do hodnoty logické „1“, bez ohledu na stav paměti. „SET“ nastavení. Nulová stav kdy se výstup nastaví do hodnoty logické „0“, bez ohledu na stav paměti. „RESET“ nulování. Paměťová stav kdy výstupem bude stejná hodnota jaká je uložená v paměti. Buď logická „1“ nebo „0“. Klopná stav kdy výstupem bude opačný stav paměti. Tzn., že výstupem bude logická „0“ jeli v paměti logická „1“, nebo logická „1“ jeli v paměti logická „0“.

SLO můžeme rozdělit na: Asynchronní u těchto obvodů se změna vstupních veličin projeví hned na výstupu. Zpoždění se projevuje jen průchodem impulsu přes elektronické obvody. V rozsáhlém logickém obvodě dochází k různým hodnotám zpoždění, což může vést ke vzniku hazardních stavů. Toto se nahrazuje synchronizací. Synchronní u těchto obvodů se výstupy mění v jednom časovém okamžiku na základě synchronizačního (taktovacího, hodinového) impulsu. Systém mění své hodnoty v přesně definovaných impulsech.

SLO mění své hodnoty v přesně definovaných okamžicích daných hodinovým signálem. A to buď na náběžnou (vzestupnou) hranu impulsu změna z log. „0“ na log. „1“, nebo na doběžnou (sestupnou) hranu impulsu změna z log. „1“ na log. „0“. úroveň log. „1“ log. „0“ t(s) 1 Náběžná hrana změna z „0“ na „1“ Doběžná hrana změna z „1“ na „0“

POUŽITÁ LITERATURA KANTNEROVÁ Ivana. Sbírka příkladů z číslicové techniky. 1. vyd. IDEA SERVIS, konsorcium., 2003, ISBN 978-80-85970-66-1.