Prezentace se nahrává, počkejte prosím

Prezentace se nahrává, počkejte prosím

ELEKTRONICKÉ SOUČÁSTKY 12. Digitální integrované obvody Prof. Ing. Pavel Bezoušek, CSc.

Podobné prezentace


Prezentace na téma: "ELEKTRONICKÉ SOUČÁSTKY 12. Digitální integrované obvody Prof. Ing. Pavel Bezoušek, CSc."— Transkript prezentace:

1 ELEKTRONICKÉ SOUČÁSTKY 12. Digitální integrované obvody Prof. Ing. Pavel Bezoušek, CSc

2 Digitální integrované obvody Vstupní a výstupní veličiny Nabývají pouze jednoho ze dvou základních platných stavů:  vyšší stav (High, H, Hi)  nižší stav (Low, L, Lo) Základní stavy mají platnost pouze ve vymezených časových okamžicích t k Některé obvody mohou na výstupu nabývat také tzv. třetího stavu = odpojeno (např. budiče sběrnic) Základní stavy mohou mít různou fyzikální podobu, například:  Napětí UH  U1, UL  U2 (např. UH  2,8 V, UL  0,8 V, nebo U1, U2 =  0,3 V,...)  Proud IH  I1, IL  I2  I1 (např. IH  10 mA, IL  4 mA,...) Matematicky přiřazujeme základním stavům číslice "1" a "0„ nebo logické proměnné „pravdivý“ (logická 1) a „nepravdivý (logická 0)

3 Digitální integrované obvody Aplikace DIO Vyhodnocování měření nějakých fyzikálních veličin Monitorování situace (přehled o dopravní situaci, ostraha prostoru) Ovládání nějakého zařízení (vozidla, obráběcího stroje,...) Samočinná regulace funkce zařízení (udržování stálé teploty, otáček motoru, ABS,..) Komunikace (GSM, počítačové sítě, TV, rozhlas,..) Ve všech těchto případech je zapotřebí z nějakých vstupních (původně analogových ale pro digitální obvody již digitalizovaných ) veličin X vytvořit výstupní veličiny Y podle nějakého konkrétního matematického vztahu:  (X, Y) = 0

4 Digitální integrované obvody Vztah vstupních a výstupních veličin Tuto rovnici lze potrobněji vyjádřit takto: Y(t n ) = F  X(t n ), X(t n-1 ),.., Y(t n-1 ), Y(t n-2 ),..,t n , kde: X(t n ) je vektor vstupních veličin v okamžiku t n, Y(t n ) je vektor výstupních veličin v okamžiku t n, F je vektorová funkce (obecně závisí i na čase t n ) DIO vstupy výstupy X Y M…počet vstupních bran K… počet výstupních bran

5 Digitální integrované obvody Matematické operace v DIO Proměnné X, Y jsou vektory, jejichž složky (závislé na čase) mohou mít význam čísel nebo logických proměnných Funkce F(X,Y,t n ) může být dána matematickým předpisem nebo tabulkou (případně kombinací těchto způsobů) Pokud je dána předpisem, pak jej lze přibližně nahradit konečným počtem sčítání a násobení nebo logických součtů a negací (příp. log součtů a log násobení) Pokud je dána tabulkou, pak musíme pro jednotlivé hodnoty x, y vyčítat hodnoty F(X,Y) z paměti Výpočetní jednotka DIO musí tedy umět sčítat a násobit dvě čísla, uchovávat v paměti a vyčítat z paměti tabulkové hodnoty Všechny matematické operace s čísly lze dále redukovat na sčítání a odečítání a ta lze složit z elementárních logických operací např. z logických součtů a negací

6 Digitální integrované obvody Základní logická hradla Logické obvody, realizující základní logické funkce: logickou negaci (NON, Invertor) logický součet (OR), negovaný logický součet (NOR) logický součin (AND), negovaný logický součin (NAND) Matematicky lze všechny logické funkce sestavit z kterýchkoliv dvou z uvedených funkcí, například: NOR(A,B) = NON(A). NON(B) A + B = A. B NAND(A,B) = NON(A) + NON(B) A. B = A + B V praxi však při konstrukci digitálních obvodů používáme více než dvou základních hradel a to z důvodů jednodušší stavby obvodů

7 Digitální integrované obvody Základní rozdělení DIO Kombinační DIO (bez paměti) Výstupní veličiny v okamžiku t n závisí pouze na vstupních veličinách v témže okamžiku: Y(t n ) = F  X(t n ), t n  Sekvenční DIO (s pamětí) Výstupní veličiny v okamžiku t n závisejí na vstupních veličinách v témže okamžiku i v předcházejících okamžicích: Y(t n ) = F  X(t n ), X(t n-1 ),.. t n  Lze sestavit ze základních logických hradel. Není nutno používat zpětné vazby. Lze, stejně jako kombinační obvody, sestavit ze základních logických hradel ale k tomu ještě je nutno použít zpětné vazby

8 Digitální integrované obvody Charakteristiky DIO Základní charakteristiky: Toleranční schéma vstupních a výstupních veličin Charakteristické zpoždění Logický zisk (počet stejných obvodů, které lze připojit paralelně na výstup) Napájecí napětí Spotřeba v klidu a při změně stavu Vstup Výstup Dolní úroveň Horní úroveň w Lin w Hin w Lout w Hout U Toleranční schéma Šumová imunita w Lin - w Lout w Hin - w Hout

9 Digitální integrované obvody Časové charakteristiky DIO Zpoždění: (výstup oproti vstupu) t pL t pT t t Zpoždění náběžné hrany t pL Zpoždění závěrné hrany t pT Charakteristické zpoždění t pDy t pD  max(t pL, t pT ) Předstih a přesah: (vztah dat k řídicímu signálu) tStS tHtH Řídící signál Data

10 Digitální integrované obvody Charakteristiky DIO Spotřeba V klidu:  Bipolární obvody: U 0 I 0 – obecně velká kvůli I 0 (roste také s rychlostí obvodu, protože musí klesat odpory) lze snižovat snížením (P  (U 0 ) 2.f)  Unipolární obvody – zanedbatelná (viz technologie CMOS) Při přepínání:  Bipolární obvody – vzroste nevýznamně oproti klidovému stavu  Unipolární obvody – roste podstatně: a) V průběhu přepínání se oba tranzistory (CMOS) dostanou současně do vodivého stavu – v mezním případě (f = 1/t pd ) nezávisí na kmitočtu b) Je nutno nabít a vybít kapacity hradel přes přípojné odpory: P~(U 0 ) 2. f

11 Digitální integrované obvody Technologie DIO Přehled TTL (Transistor to Tranzistor Logic) Nejstarší technika DIO (TI 1960)  Založila dodnes respektovanou normu tolerančních schémat vstup/výstup veličin  V původním provedení se už nepoužívá, ale vznikla řada odvozených technologií (S TTL, FAST, LS TTL…). ECL (Emitor Coupled Logic) Bipolární technologie velmi rychlých obvodů s vysokou spotřebou * Nekompatibilní v tolerančních schématech ani v napájení s ostatními DIO. CMOS (Complementary MOS FET) Unipolární technologie s velmi nízkou spotřebou  Vhodná pro velmi vysokou integraci  Vstupy a výstupy je nutno na TTL úrovně přizpůsobovat.

12 Digitální integrované obvody Technologie TTL Toleranční schéma VstupL: 0 – 0,8 V; I ILmax = 1,6 mA H : 2 – 5 V; VýstupL: 0 – 0,4 V; H : 2,4 – 5 V; INVERTOR Y = X Charakteristické zpoždění: 10 ns (Dalšímu zvyšování rychlosti brání saturace tranzistorů v krajních stavech) Označování: 74xx (nebo 54xx pro širší teplotní rozmezí) Napájecí proud, připadající na zisk 1: 3 mA X Y D1D1 T1T1 U CC T2T2 T3T3 R1R1 R2R2 R3R3 R4R4 Pokud není na vstup nic připojeno, chová se obvod jako by tam byla úroveň H

13 Digitální integrované obvody Technologie TTL Funkce obvodu Pokud je na vstupech A, B log 1, nebo pokud nejsou připojeny tranzistor T 1 nevede, T 2 také ne. T 3 vede (odpor 1k6) a T4 je zavřený  Y = 1 Jakmile je alespoň na jeden vstup A, B připojena log 0, vedou tranzistory T 1, T 2, T 4 ale T 3 nevede  Y = 0 A B Y 4k 1k6 130 D1D1 T1T1 D3D3 D2D2 T2T2 U CC Hradlo NAND (SN7400) Y = A.B T3T3 T4T4 Charakteristickým prvkem technologie TTL jsou více-emitorové tranzistory

14 Digitální integrované obvody Technologie S TTL Antisaturační úprava bipolárních tranzistorů +U CC SD 1 T1T1 E B C N+N+ N N+N+ Utopená vrstva N ++ P SiO 2 P+P+ Schottkyho dioda +U CC Idea: Schottkyho dioda SD 1 zabrání saturaci tranzistoru a při změně podmínek se zotavuje okamžitě Provedení Kovová elektroda báze částečně pokryje i oblast kolektoru. Vznikne paralelní Schottkyho dioda kov – polovodič typu N Schématická značka Označení: 74Sxx nebo 54Sxx

15 Digitální integrované obvody Technologie S TTL – 3. stav Princip realizace 3. stavu Účel 3. stavu Pokud je paralelně na jednu zátěž připojeno více výstupů DIO je nutno vybrat ten, který má přednost (typicky budiče paralelních sběrnic). Funkce Enable Odpojuje výstup DIO od zátěže (nastavuje na výstupu 3. stav)

16 Digitální integrované obvody Technologie S TTL Charakteristiky obvodů v technologii STTL Kompatibilní se základní řadou TTL Na trhu jsou prakticky stejná zapojení jako TTL, stejné typy hradel Charakteristické zpoždění: t PD ~ 5 ns Asi dvakrát vyšší napájecí proud což způsobuje až dvakrát vyšší příkon než TTL

17 Digitální integrované obvody Technologie LS TTL (Low Power Schottky TTL) Cíl: Snížit spotřebu při zachování rychlosti Prostředek: Zvýšení odporů v obvodu a realizace OR pomocí dalších Schottkyho diod místo tranzistoru (D 3, D 4 ) Parametry: t pD ~ 10 ns, I CCL = 0,6 mA

18 Digitální integrované obvody Další varianty TTL Snaha o snížení spotřeby a zvýšení rychlosti vedla k řadě dalších modifikací TTL technologie, například mezi nejrychlejší patří technologie FAST (FArchild Schottky Technology- t pD ~ 3,3 ns) nebo mezi nízkopříkonové patří technologie ALS (Advanced Schottky Low power) Řada I inL [mA] I CCL [mA] t pD [ns] Stand. TTL1,63,010 S TTL2,05,04,7 LS TTL0,40,610 ALS TTL0,10,46 FAST0,61,43,3 Přehled hlavních parametrů variant TTL Vysvětlivky: I inL … vstupní proud při úrovni L I CCL … napájecí proud na zisk 1 při výstupní úrovni L t pD … charakteristické zpoždění na 1 hradlo

19 Digitální integrované obvody Technologie ECL (Emitter Coupled Logic) Příklad řešení hradla OR/NOR Y = A + B; Y = A+B U CC  0, U EE < 0, U RR … rozhodující napětí, mezi log 0 a log1 Výstupy musí být zatíženy Z 0 = 50  Funkce obvodu A B YY T1T2 T3 T4 T5 R1 R2 R3 U CC U EE U RR I EE I3I3 I1I1 Z0Z0 Z0Z0 a)A = B = log 0 < U RR  I 1 = 0, I 3 = I EE  Y = log 0, Y = log 1 b) Buď A nebo B nebo oba vstupy = log 1  U RR  I 3 = 0, I 1 = I EE  Y = log 1, Y = log 0

20 Digitální integrované obvody Technologie ECL (Emitter Coupled Logic) Charakteristiky ECL Nejrychlejší z bipolárních i unipolárních technologií Nekompatibilní z hlediska úrovní vstupu a výstupu Nezbytné zakončení výstupů přizpůsobenou zátěží (vf) Nekompatibilní z hlediska napájení (napáj. nap. ±, U RR ) Vysoký příkon, velké vstupní proudy ECL řady různých výrobců nejsou vzájemně kompatibilní Vysoká rychlost Nízké impedance (50  )  zanedbatelný vliv kapacit (nepříznivý důsledek – vysoký příkon) Oddělení zátěže emitorovými sledovači Tranzistory nepracují v krajních polohách (nedochází k saturaci) (nepříznivý důsledek – problémy s tolerančními schématy) Typické parametry t pD ~ 0,1 ns, P/1 hradlo ~ 30 mW

21 Digitální integrované obvody Unipolární technologie CMOS CMOS = Complementary MOS FET Používají se doplňkové tranzistory MOS s kanály typu n a typu p Invertor CMOS V klidovém stavu je vždy jeden z tranzistorů v nevodivém stavu  obvod neodebírá ze zdroje žádný proud XX U CC n - MOS p - MOS Princip struktury CMOS MOS FET s kanálem typu n MOS FET s kanálem typu p Hradlo G je z polykrystalického Si, pod ním je velmi tenká vrstva SiO 2 – nejkratší hradla kolem 0,13  m SSDDG G N P

22 Digitální integrované obvody Unipolární technologie CMOS Základní vlastnosti 1)Toleranční schéma: Vstup: U inL = 0 až 0,3 U CC, U inH = 0,7 U CC až U CC Výstup: U outL = 0 V U outH = U CC Pozn: V základním provedení není kompatibilní s TTL! 2) Vstupní proudy I in <1  A (0,1  A) 3)Napájecí napětí U CC = 1,5 – 15 V 4)Výstupní proudy: UB (UnBuffered) I out ~ 4 mA B (Buffered) podle zisku Technologické řady CMOS Standardní CMOS (řada CD4000) - podle napájecího napětí: t pD = 40 – 125 ns HCMOS (High speed CMOS) – hradlem z polykrystalického Si – t pD = 10 ns (74HCxx) ACMOS (Advanced CMOS) – t pD = 0,6 - 2 ns(74ACxx) HC TTL Compatible (77HCTxx) t pD = 10 ns, vstup kompatibilní s TTL ACMOS TTL Compatible (74ACTxx), t pD = 1 – 2 ns vstupy kompatibilní s TTL


Stáhnout ppt "ELEKTRONICKÉ SOUČÁSTKY 12. Digitální integrované obvody Prof. Ing. Pavel Bezoušek, CSc."

Podobné prezentace


Reklamy Google