Prezentace se nahrává, počkejte prosím

Prezentace se nahrává, počkejte prosím

Autor:Jiří Gregor Předmět/vzdělávací oblast: Digitální technika Tematická oblast:Digitální technika Téma:Paměti – dělení podle technologie 2 Ročník:3.

Podobné prezentace


Prezentace na téma: "Autor:Jiří Gregor Předmět/vzdělávací oblast: Digitální technika Tematická oblast:Digitální technika Téma:Paměti – dělení podle technologie 2 Ročník:3."— Transkript prezentace:

1 Autor:Jiří Gregor Předmět/vzdělávací oblast: Digitální technika Tematická oblast:Digitální technika Téma:Paměti – dělení podle technologie 2 Ročník:3. Datum vytvoření:září 2013 Název:VY_32_INOVACE_ ELE Anotace: Vysvětlení rozdělení pamětí podle kritéria technologie výroby – unipolární, MOS. Prezentace je určena pro přípravu žáků oboru Mechanik elektrotechnik. Využitím grafických možností sady Microsoft Office 2010 se materiál stává inovativním zejména názorností výkladu, který vede žáka krok za krokem ke správnému řešení. Interaktivní prezentační prvky, animace a bohaté ilustrační příklady napomáhají lepšímu pochopení tématu a usnadňují rozvoj odborných znalostí a dovedností žáků. Metodický pokyn: Materiál primárně slouží pro výklad v hodině, ale díky své názornosti může být využit i k samostudiu a pro distanční formu vzdělávání. Otázky na konci tématu ověřují, jak žáci danou problematiku zvládli, a po vytištění je lze použít i jako samostatný test. Materiál vyžaduje použití multimediálních prostředků – PC, dataprojektoru. Využitím interaktivní tabule je možné zvýšit jeho interaktivitu.

2 UNIPOLÁRNÍ TECHNOLOGIE Technologií C CC CMOS lze docilovat velmi vysokého stupně integrace a rychlosti přístupu se blíží bipolárním technologiím. Integrované obvody CMOS jsou konstruovány z dvojice komplementárních tranzistorů řízených polem M MM MOSFET s indukovaným kanálem. Jeden z této dvojice je MOSFET s p pp p - kanálem a druhý s n nn n - kanálem. Základním stavebním blokem složitějších obvodů v technologii CMOS je i ii invertor.

3 INVERTOR Invertor mění vstupní logickou hodnotu na opačnou:

4 INVERTOR Vložíme-li na vstup obvodu kladné napětí logické ( Ucc), tranzistor T1 bude zavřený a tranzistor T TT T2 bude otevřený - vodivý. Výstup bude přes odpor otevřeného tranzistoru T2 spojen se zemí. Zavřený tranzistor tvoří zatěžovací odpor vodivému tranzistoru. Na výstupu bude tedy napětí logické

5 INVERTOR Přivedeme-li nyní na vstup logickou , bude otevřený tranzistor T TT T1 a zavřený tranzistor T TT T2. Na výstupu bude logická

6 BUŇKA SRAM s CMOS Dvojice invertorů T 3, T 4 a T 5, T 6 tvoří bistabilní klopný obvod, do kterého lze zapsat binární informaci “0“ nebo “1“ po příslušném bitovém vodiči. Přitom musí být otevřený jeden ze čtecích, resp. zapisovacích tranzistorů Příklad paměťové buňky statické paměti RWM-RAM (SRAM) s CMOS tranzistory: T 1 nebo T 2 pomocí adresovacího vodiče pro výběr řádku, který je připojen k hradlům obou tranzistorů.

7 BUŇKA SRAM s CMOS Základní paměťová buňka dynamických pamětí RWM - RAM (DRAM) se vyrábí výhradně technologií MOS. Informace jednoho bitu je v ní uchována ve formě náboje v malé kapacitě, vytvořené vhodnou geometrií elektrod MOS tranzistoru. Paměťová buňka paměti DRAM je tvořena jedno nebo třítranzistorovou buňkou. Nositelem binární informace je náboj akumulovaný v kapacitoru CT. Ten je nabíjen nebo vybíjen MOS tranzistorem T. V klidovém stavu je adresový vodič na nulovém potenciálu a tranzistor T je zavřený. Kapacitor CT je buď nabitý (zápis “1“) nebo vybitý (zápis “0“).

8

9 BUŇKA SRAM s CMOS - Při č čč čtení se přivede k adresovému vodiči kladné napětí, tranzistor T TT T se otevře a stav bitového vodiče indikuje stav paměťové buňky. Jestliže byl kapacitor C CC CT nabit, přenese se náboj do kapacitoru bitového vodiče C CC CR. ČTENÍ

10 BUŇKA SRAM s CMOS - ČTENÍ Změna napětí bitového vodiče se zajišťuje čtecím zesilovačem. Jestliže kapacitor C CC CT není nabit, stav bitového vodiče se nezmění a čtecí zesilovač vyhodnotí stav paměťové buňky jako “0“. Vzhledem k tomu, že kapacita C T je malá, musí být pro čtení náboj obnoven zpětným zápisem.

11 BUŇKA SRAM s CMOS - Při z zz zápisu se na bitový vodič přivede napětí odpovídající logické nebo Pak se aktivuje adresový vodič, tranzistor T TT T se otevře a náboj se uloží do C CC CT. Proces obnovení náboje se provádí automaticky po každém čtení nebo periodicky v určitých intervalech, když s pamětí nepracujeme. ZÁPIS

12 BUŇKA SRAM s CMOS - ZÁPIS Jednotranzistorové paměťové buňky se realizují technologií N-MOS. Podpůrné obvody jako dekodéry adresy, čtecí a zapisovací zesilovače a další, kterých je na čipu více než paměťových buněk, se realizují obvody CMOS.

13 Kontrolní otázky Nakreslete a popište invertor s CMOS tranzistory. Nakreslete a popište příklad paměťové buňky statické paměti RWM-RAM (SRAM) s CMOS tranzistory. Nakreslete a popište čtení z buňky SRAM s CMOS. Nakreslete a popište zápis do buňky SRAM s CMOS.

14 Použité zdroje: ANTOŠOVÁ, Marcela a Vratislav DAVÍDEK. Číslicová technika. 3. vyd. České Budějovice: Kopp, 2008, 286 s. ISBN Autorem všech částí tohoto učebního materiálu, není-li uvedeno jinak, je Jiří Gregor.


Stáhnout ppt "Autor:Jiří Gregor Předmět/vzdělávací oblast: Digitální technika Tematická oblast:Digitální technika Téma:Paměti – dělení podle technologie 2 Ročník:3."

Podobné prezentace


Reklamy Google