ELEKTRONICKÉ SOUČÁSTKY 12. Digitální integrované obvody

Prezentace na téma: "ELEKTRONICKÉ SOUČÁSTKY 12. Digitální integrované obvody"— Transkript prezentace:

1 ELEKTRONICKÉ SOUČÁSTKY 12. Digitální integrované obvody
Prof. Ing. Pavel Bezoušek, CSc

2 Digitální integrované obvody Vstupní a výstupní veličiny
Nabývají pouze jednoho ze dvou základních platných stavů: vyšší stav (High, H, Hi) nižší stav (Low, L, Lo) Základní stavy mají platnost pouze ve vymezených časových okamžicích tk Některé obvody mohou na výstupu nabývat také tzv. třetího stavu = odpojeno (např. budiče sběrnic) Základní stavy mohou mít různou fyzikální podobu, například: Napětí UH  U1, ULU2 (např. UH  2,8 V, UL 0,8 V, nebo U1, U2 = 0,3 V, ...) Proud IH  I1, IL I2  I1 (např. IH  10 mA, IL 4 mA,...) Matematicky přiřazujeme základním stavům číslice "1" a "0„ nebo logické proměnné „pravdivý“ (logická 1) a „nepravdivý (logická 0)

3 Digitální integrované obvody Aplikace DIO
Vyhodnocování měření nějakých fyzikálních veličin Monitorování situace (přehled o dopravní situaci, ostraha prostoru) Ovládání nějakého zařízení (vozidla, obráběcího stroje,...) Samočinná regulace funkce zařízení (udržování stálé teploty, otáček motoru, ABS,..) Komunikace (GSM, počítačové sítě, TV, rozhlas,..) Ve všech těchto případech je zapotřebí z nějakých vstupních (původně analogových ale pro digitální obvody již digitalizovaných ) veličin X vytvořit výstupní veličiny Y podle nějakého konkrétního matematického vztahu: (X, Y) = 0

4 Digitální integrované obvody Vztah vstupních a výstupních veličin
Tuto rovnici lze potrobněji vyjádřit takto: Y(tn) = FX(tn), X(tn-1),.., Y(tn-1), Y(tn-2),..,tn, kde: X(tn) je vektor vstupních veličin v okamžiku tn, Y(tn) je vektor výstupních veličin v okamžiku tn, F je vektorová funkce (obecně závisí i na čase tn) DIO vstupy výstupy X Y M…počet vstupních bran K… počet výstupních bran

5 Digitální integrované obvody Matematické operace v DIO
Proměnné X, Y jsou vektory, jejichž složky (závislé na čase) mohou mít význam čísel nebo logických proměnných Funkce F(X,Y,tn) může být dána matematickým předpisem nebo tabulkou (případně kombinací těchto způsobů) Pokud je dána předpisem, pak jej lze přibližně nahradit konečným počtem sčítání a násobení nebo logických součtů a negací (příp. log součtů a log násobení) Pokud je dána tabulkou, pak musíme pro jednotlivé hodnoty x, y vyčítat hodnoty F(X,Y) z paměti Výpočetní jednotka DIO musí tedy umět sčítat a násobit dvě čísla, uchovávat v paměti a vyčítat z paměti tabulkové hodnoty Všechny matematické operace s čísly lze dále redukovat na sčítání a odečítání a ta lze složit z elementárních logických operací např. z logických součtů a negací

6 NOR(A,B) = NON(A) . NON(B)
Digitální integrované obvody Základní logická hradla Logické obvody, realizující základní logické funkce: logickou negaci (NON, Invertor) logický součet (OR), negovaný logický součet (NOR) logický součin (AND), negovaný logický součin (NAND) Matematicky lze všechny logické funkce sestavit z kterýchkoliv dvou z uvedených funkcí, například: NOR(A,B) = NON(A) . NON(B) A + B = A B NAND(A,B) = NON(A) + NON(B) A B = A B V praxi však při konstrukci digitálních obvodů používáme více než dvou základních hradel a to z důvodů jednodušší stavby obvodů

7 Digitální integrované obvody Základní rozdělení DIO
Kombinační DIO (bez paměti) Sekvenční DIO (s pamětí) Výstupní veličiny v okamžiku tn závisejí na vstupních veličinách v témže okamžiku i v předcházejících okamžicích: Výstupní veličiny v okamžiku tn závisí pouze na vstupních veličinách v témže okamžiku: Y(tn) = FX(tn), tn Y(tn) = FX(tn), X(tn-1), .. tn Lze sestavit ze základních logických hradel. Není nutno používat zpětné vazby. Lze, stejně jako kombinační obvody, sestavit ze základních logických hradel ale k tomu ještě je nutno použít zpětné vazby

8 Digitální integrované obvody Charakteristiky DIO
Základní charakteristiky: Toleranční schéma vstupních a výstupních veličin Charakteristické zpoždění Logický zisk (počet stejných obvodů, které lze připojit paralelně na výstup) Napájecí napětí Spotřeba v klidu a při změně stavu Toleranční schéma Vstup Výstup Dolní úroveň Horní úroveň wLin wHin w Lout wHout Šumová imunita wLin- wLout wHin- wHout U

9 (výstup oproti vstupu) (vztah dat k řídicímu signálu)
Digitální integrované obvody Časové charakteristiky DIO Zpoždění: (výstup oproti vstupu) Předstih a přesah: (vztah dat k řídicímu signálu) tpL tpT t tS tH Řídící signál Data Zpoždění náběžné hrany tpL Zpoždění závěrné hrany tpT Charakteristické zpoždění tpDy tpD  max(tpL, tpT)

10 Digitální integrované obvody Charakteristiky DIO
Spotřeba V klidu: Bipolární obvody: U0I0 – obecně velká kvůli I0 (roste také s rychlostí obvodu, protože musí klesat odpory) lze snižovat snížením (P(U0)2.f) Unipolární obvody – zanedbatelná (viz technologie CMOS) Při přepínání: Bipolární obvody – vzroste nevýznamně oproti klidovému stavu Unipolární obvody – roste podstatně: a) V průběhu přepínání se oba tranzistory (CMOS) dostanou současně do vodivého stavu – v mezním případě (f = 1/tpd) nezávisí na kmitočtu b) Je nutno nabít a vybít kapacity hradel přes přípojné odpory: P~(U0)2. f

11 Digitální integrované obvody Technologie DIO
Přehled TTL (Transistor to Tranzistor Logic) Nejstarší technika DIO (TI 1960)  Založila dodnes respektovanou normu tolerančních schémat vstup/výstup veličin  V původním provedení se už nepoužívá, ale vznikla řada odvozených technologií (S TTL, FAST, LS TTL…). ECL (Emitor Coupled Logic) Bipolární technologie velmi rychlých obvodů s vysokou spotřebou * Nekompatibilní v tolerančních schématech ani v napájení s ostatními DIO. CMOS (Complementary MOS FET) Unipolární technologie s velmi nízkou spotřebou  Vhodná pro velmi vysokou integraci  Vstupy a výstupy je nutno na TTL úrovně přizpůsobovat.

12 Digitální integrované obvody Technologie TTL
X Y D1 T1 UCC T2 T3 R1 R2 R3 R4 INVERTOR Y = X Toleranční schéma Vstup L: 0 – 0,8 V; IILmax = 1,6 mA H : 2 – 5 V; Výstup L: 0 – 0,4 V; H : 2,4 – 5 V; Charakteristické zpoždění: 10 ns (Dalšímu zvyšování rychlosti brání saturace tranzistorů v krajních stavech) Napájecí proud, připadající na zisk 1: 3 mA Pokud není na vstup nic připojeno, chová se obvod jako by tam byla úroveň H Označování: 74xx (nebo 54xx pro širší teplotní rozmezí)

13 Digitální integrované obvody Technologie TTL
4k 1k6 130 D1 T1 D3 D2 T2 UCC Hradlo NAND (SN7400) Y = A.B T3 T4 Funkce obvodu Pokud je na vstupech A, B log 1, nebo pokud nejsou připojeny tranzistor T1 nevede, T2 také ne. T3 vede (odpor 1k6) a T4 je zavřený  Y = 1 Jakmile je alespoň na jeden vstup A, B připojena log 0, vedou tranzistory T1 , T2, T4 ale T3 nevede  Y = 0 Charakteristickým prvkem technologie TTL jsou více-emitorové tranzistory

14 Antisaturační úprava bipolárních tranzistorů
Digitální integrované obvody Technologie S TTL Antisaturační úprava bipolárních tranzistorů +UCC SD1 T1 E B C N+ N Utopená vrstva N++ P SiO2 P+ Schottkyho dioda +UCC Schématická značka Idea: Schottkyho dioda SD1 zabrání saturaci tranzistoru a při změně podmínek se zotavuje okamžitě Provedení Kovová elektroda báze částečně pokryje i oblast kolektoru. Vznikne paralelní Schottkyho dioda kov – polovodič typu N Označení: 74Sxx nebo 54Sxx

15 Digitální integrované obvody Technologie S TTL – 3. stav
Princip realizace 3. stavu X Y D2 T4 UCC T5 T6 R4 E D1 T1 T2 T3 Invertor E Invertor X Funkce Enable FUNKCE OBVODU: Y = X, pokud E = 0 při E = 1 (Enable): třetí stav Funkce Enable Odpojuje výstup DIO od zátěže (nastavuje na výstupu 3. stav) Účel 3. stavu Pokud je paralelně na jednu zátěž připojeno více výstupů DIO je nutno vybrat ten, který má přednost (typicky budiče paralelních sběrnic).

16 Charakteristiky obvodů v technologii STTL
Digitální integrované obvody Technologie S TTL Charakteristiky obvodů v technologii STTL Kompatibilní se základní řadou TTL Na trhu jsou prakticky stejná zapojení jako TTL, stejné typy hradel Charakteristické zpoždění: tPD ~ 5 ns Asi dvakrát vyšší napájecí proud což způsobuje až dvakrát vyšší příkon než TTL

17 Hradlo NAND (SN74LS00): Y = A.B
Digitální integrované obvody Technologie LS TTL (Low Power Schottky TTL) UCC Hradlo NAND (SN74LS00): Y = A.B D1 A B Y 20k 8k 120 D2 T1 T3 T4 T2 T5 4k 1k5 3k 12k D3 D4 D5 D6 Cíl: Snížit spotřebu při zachování rychlosti Prostředek: Zvýšení odporů v obvodu a realizace OR pomocí dalších Schottkyho diod místo tranzistoru (D3, D4) Parametry: tpD ~ 10 ns, ICCL = 0,6 mA

18 Přehled hlavních parametrů variant TTL
Digitální integrované obvody Další varianty TTL Snaha o snížení spotřeby a zvýšení rychlosti vedla k řadě dalších modifikací TTL technologie, například mezi nejrychlejší patří technologie FAST (FArchild Schottky Technology- tpD ~ 3,3 ns) nebo mezi nízkopříkonové patří technologie ALS (Advanced Schottky Low power) Přehled hlavních parametrů variant TTL Vysvětlivky: IinL … vstupní proud při úrovni L ICCL … napájecí proud na zisk 1 při výstupní úrovni L tpD … charakteristické zpoždění na 1 hradlo Řada IinL [mA] ICCL tpD [ns] Stand. TTL 1,6 3,0 10 S TTL 2,0 5,0 4,7 LS TTL 0,4 0,6 ALS TTL 0,1 6 FAST 1,4 3,3

19 Příklad řešení hradla OR/NOR
Digitální integrované obvody Technologie ECL (Emitter Coupled Logic) Příklad řešení hradla OR/NOR Y = A + B; Y = A+B Funkce obvodu A B Y T1 T2 T3 T4 T5 R1 R2 R3 UCC UEE URR IEE I3 I1 Z0 A = B = log 0 < URR  I1 = 0, I3 = IEE  Y = log 0, Y = log 1 b) Buď A nebo B nebo oba vstupy = log 1  URR  I3 = 0, I1 = IEE  Y = log 1, Y = log 0 UCC  0, UEE < 0, URR … rozhodující napětí, mezi log 0 a log1 Výstupy musí být zatíženy Z0 = 50 

20 Digitální integrované obvody Technologie ECL (Emitter Coupled Logic)
Vysoká rychlost Charakteristiky ECL Nízké impedance (50 )  zanedbatelný vliv kapacit (nepříznivý důsledek – vysoký příkon) Oddělení zátěže emitorovými sledovači Tranzistory nepracují v krajních polohách (nedochází k saturaci) (nepříznivý důsledek – problémy s tolerančními schématy) Nejrychlejší z bipolárních i unipolárních technologií Nekompatibilní z hlediska úrovní vstupu a výstupu Nezbytné zakončení výstupů přizpůsobenou zátěží (vf) Nekompatibilní z hlediska napájení (napáj. nap. ±, URR) Vysoký příkon, velké vstupní proudy ECL řady různých výrobců nejsou vzájemně kompatibilní Typické parametry tpD ~ 0,1 ns, P/1 hradlo ~ 30 mW

21 Digitální integrované obvody Unipolární technologie CMOS
X UCC n - MOS p - MOS CMOS = Complementary MOS FET Používají se doplňkové tranzistory MOS s kanály typu n a typu p Princip struktury CMOS MOS FET s kanálem typu n MOS FET s kanálem typu p Hradlo G je z polykrystalického Si, pod ním je velmi tenká vrstva SiO2 – nejkratší hradla kolem 0,13 m S D G N P Invertor CMOS V klidovém stavu je vždy jeden z tranzistorů v nevodivém stavu  obvod neodebírá ze zdroje žádný proud

22 Technologické řady CMOS
Digitální integrované obvody Unipolární technologie CMOS Základní vlastnosti Technologické řady CMOS 1)Toleranční schéma: Vstup: UinL = 0 až 0,3 UCC, UinH = 0,7 UCC až UCC Výstup: UoutL = 0 V UoutH = UCC Pozn: V základním provedení není kompatibilní s TTL! Standardní CMOS (řada CD4000) - podle napájecího napětí: tpD = 40 – 125 ns HCMOS (High speed CMOS) – hradlem z polykrystalického Si – tpD = 10 ns (74HCxx) ACMOS (Advanced CMOS) – tpD = 0,6 - 2 ns(74ACxx) HC TTL Compatible (77HCTxx) tpD = 10 ns, vstup kompatibilní s TTL ACMOS TTL Compatible (74ACTxx), tpD = 1 – 2 ns vstupy kompatibilní s TTL 2) Vstupní proudy Iin <1A (0,1 A) Napájecí napětí UCC = 1,5 – 15 V Výstupní proudy: UB (UnBuffered) Iout ~ 4 mA B (Buffered) podle zisku