Posuvné registry Střední odborná škola Otrokovice

Prezentace na téma: "Posuvné registry Střední odborná škola Otrokovice"— Transkript prezentace:

1 Posuvné registry Střední odborná škola Otrokovice www.zlinskedumy.cz
Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Miloš Zatloukal Dostupné z Metodického portálu ISSN:  , financovaného z ESF a státního rozpočtu ČR. Provozováno Výzkumným ústavem pedagogickým v Praze.

2 Charakteristika DUM 2 Název školy a adresa
Střední odborná škola Otrokovice, tř. T. Bati 1266, Otrokovice Číslo projektu CZ.1.07/1.5.00/ /5 Autor Ing. Miloš Zatloukal Označení DUM VY_32_INOVACE_SOSOTR-PE-CT/2-EL-4/20 Název DUM Posuvné registry Stupeň a typ vzdělávání Středoškolské vzdělávání Kód oboru RVP 26-41-L/52 Obor vzdělávání Provozní elektrotechnika Vyučovací předmět Číslicová technika Druh učebního materiálu Výukový materiál Cílová skupina Žák, 19 – 20 let Anotace Výukový materiál je určený k frontální výuce s doplňujícím výkladem vyučujícího; náplň: přehled a vlastnosti posuvných registrů Vybavení, pomůcky Dataprojektor Klíčová slova Sekvenční obvod, datový registr, paměť, logický obvod, hrana vzestupná a sestupná, JK, D, RST, NOT, SET, RESET, posuvný registr, CCD, jednosměrný, obousměrný Datum

3 Posuvné registry Obsah tématu Dělení datových registrů Vlastnosti datových registrů Registry řízené úrovní Registry řízené hranou Statické posuvné registry z klopných obvodů JK Statické posuvné registry z klopných obvodů D Plnění posuvného registru Integrované posuvné registry Násobení a dělení mocninou dvojky pomocí posuvného registru

4 Datové registry - jde o zapojení n klopných obvodů
- mají některé společné signály - časovací = T - nulování (pokud ho registr má) - nastavení (pokud ho registr má) - řízení = časování - úrovní (paměťové registry) - hranou (posuvné registry) Obr. 1: Blokové schéma datového registru

5 Datové registry Registr řízený úrovní - používají se dva typy klopných obvodů D - jednodušší z nich je řízen úrovní (rozumí se logickou jedničkou) - k jeho realizaci postačí jeden klopný obvod RST a jeden člen NOT Obr. 2: Realizační schéma zapojení klopného obvodu D řízeného úrovní - na výstupu Q kopíruje stav vstupu D po celou dobu trvání jedničky časovacího signálu T

6 Datové registry – registr řízený úrovní
– registr je buď v režimu: – sledování (a je tedy „průchozí“) – při T = 1 (místo T se používá i signál WR = write) (data se okamžitě přenášejí ze vstupu na výstup) – pamatování – při T = WR = 0 (T je neaktivní, data ze vstupu nijak nevlivní stav výstupu a tedy nejsou ani zapisována = pamatována) Příklad n bitového datového registru: Má tyto vstupy: – řídicí – Set – Nastavení (nastaví v paměti samé jedničky) – Reset – Nulování (zapíše do paměti samé nuly) – WR – Write WR = 1 – informace z datových vstupů D0 až Dn-1 se okamžitě přenášejí na výstupy Q0 až Qn-1 WR = 0 – režim pamatování – na výstupech Q0 až Qn-1 jsou informace z předchozí doby – datové (D0 až Dn-1) Má tyto výstupy: Q0 až Qn-1

7 Datové registry – registr řízený úrovní
Obr. 3: n bitový datový registr s úrovňovými klopnými obvody D

8 Datové registry – registry řízený hranou
Od registru řízeného úrovní se liší tím, že aktivní částí časovacího signálu je některá z hran: – sestupná – vzestupná Protože hrana trvá jen velmi krátký čas (na rozdíl od úrovně, která trvá obvykle delší dobu), nedá se tento typ registru používat jako běžná n-bitová paměť). Dělení posuvných registrů (PR) podle způsobu realizace aktivního členu: a) statické PR – jsou vytvořené z klopných obvodů typu D nebo JK – jsou řízené časovacím signálem (T, C, nebo CLK) – používají se jako převodníky – sériového tvaru dvojkového čísla na paralelní (SIPO = Serial Input, Paralell Output) paralelního tvaru dvojkového čísla na sériový (PISO = Paralell Input, Seriál Output ) – dále se používají jako specializované paměti nebo jako násobičky a děličky mocninou čísla 2

9 Datové registry – posuvné registry
b) dynamické – používají paměťové obvody tvořené tranzistory MOS (Metall Oxid Semiconductor) – informace je ukládána jako náboj v kapacitě hradla tranzistoru MOS – vyžadují složitější časování (2 i 4 časovací signály se vzájemným časovým posunem) – informace je v  paměti uložena jako náboj a z hlediska času je nestálá (samovolné vybíjení) – proto musejí mít časovací signály zaručený minimální kmitočet (jde při tom o tzv. refreshing – tedy o obnovování uložené informace)  c) CCD (Charge Coupled Devices – nábojově vázané struktury) – s pomocí časovacích impulzů je posouvána informace nesená kvanty el. náboje (efekt indukce potenciálové jámy) – jde tedy o posouvání náboje na povrchu polovodiče – používají se jako snímače (převodníky) obrazu (světla) v elektronických přístrojích typu optický snímač (záznamník) jako jsou např. digitální fotoaparáty a kamery, skenery, apod.

10 Datové registry – statické posuvné registry = registry řízené hranou
Jaké je tedy využití registru řízeného hranou? Jedná se o tzv. posuvný registr. Vznikne tak, že se propojí do série n klopných obvodů typu: JK (ten je řízen sestupnou hranou časovacího signálu T) nebo D (ten je řízen vzestupnou hranou časovacího signálu T) – statický posuvný registr je sestaven z řady klopných obvodu spojených tak, že každý obvod přenáší informaci ze svého výstupu na vstup dalšího – vlastní posuv informace nastává vždy s příchodem aktivní hrany časovacích impulsů – obvyklou funkcí je možnost nastavit do všech výstupů stejný stav – tedy samé nuly (aktivní stav signálu Reset) nebo samé jedničky (aktivní stav signálu Set) – registr nemusí mít všechny datové vstupy uvedené na následujícím obrázku –(má např. jen vstup SI a výstupy SO a PO)

11 Posuvné registry řízené hranou
Popis obrázku: Vstupy: – datové: SI = Serial Input: jednobitový sériový vstup PI = Paralell Input: n bitový paralelní vstup – Řídicí: T = časování Řízení může zahrnovat: – Směr posunu dat registrem – Nastavení (Set) – Nulování (Reset) Výstupy: PI = Paralell Output: n bitový paralelní výstup SO = Serial Output: jednobitový sériový výstup Obr. 4: Blokové schéma posuvného registru

12 Posuvné registry řízené hranou
Realizace posuvného registru a) Realizace n bitového posuvného registru pomocí klopných obvodů JK – jde o kaskádové propojení n klopných obvodů JK tak, že na výstup předchozího stupně připojíme vstup následujícího – časovací impulsy T jsou přiváděny synchronně ke všem klopným obvodům posuvného registru – posun stavu výstupu předchozího klopného obvodu na vstup následujícího je proveden sestupnou hranou časovacího signálu T – jednotkový impulz ze sériového vstupu SI se na sériovém výstupu SO objeví za n taktů časovacího signálu T – posuvný registr pracuje tak, že výstupy Q jsou spojeny s J vstupy následujících obvodů a výstupy 𝐐 jsou spojeny se vstupy K – sériový vstup SI je spojen se vstupem J prvního klopného obvodu a současně je připojen přes invertor ke vstupu K téhož klopného obvodu JK

13 Posuvné registry řízené sestupnou hranou – z obvodů JK
Obr. 5: Schéma zapojení 4 bitového posuvného registru s obvody JK

14 Posuvné registry řízené sestupnou hranou – z obvodů JK
Obr. 6: Časový diagram 4 bitového posuvného registru s obvody JK

15 Posuvné registry řízené sestupnou hranou – z klopných obvodů JK
Popis časového diagramu V čase t0 se na vstupu SI objevuje stav logické jedna. S příchodem sestupné hrany časovacího impulzu T v čase t1 je zaznamenána na výstup Q0 prvního klopného obvodu. Do druhého klopného obvodu nemůže být zapsána toutéž hranou t1, protože první klopný obvod změní svůj stav na výstupu Q0 se zpožděním až poté, co časovací impuls dosáhl ustálení na úrovni logické nuly. K dalšímu posunutí proto dochází až při další sestupné hraně t2 časovacího impulzu. Tehdy je však vstup SI již ve stavu logická nula. Tato logická nula se do prvého klopného obvodu zapíše hranou t2. Logická jedna se přepíše z výstupu Q0 do druhého klopného obvodu Q1. Logická jednička tedy posuvným registrem postupuje směrem k dalším klopným obvodům – vždy s příchodem sestupné hrany časovacího impulzu.

16 Posuvné registry řízené vzestupnou hranou – z klopných obvodů D
b) Realizace n bitového posuvného registru pomocí klopných obvodů D – jde o kaskádové propojení n klopných obvodů D tak, že na výstup předchozího stupně připojíme vstup následujícího – časovací impulsy T jsou přiváděny synchronně ke všem klopným obvodům posuvného registru – posun stavu výstupu předchozího klopného obvodu na vstup následujícího je proveden vzestupnou hranou časovacího signálu T – posuvný registr pracuje tak, že výstupy Q jsou spojeny se vstupy D následujících obvodů. - pokud bude na vstupu SI (vstup prvního obvodu D) úroveň logické jedna, přenese se na jeho výstup s náběžnou hranou hodinového signálu. S další náběžnou hranou se tato úroveň přenese na výstup druhého stupně, až se nakonec po n cyklech objeví na posledním „n-tém“ klopném obvodu. – jednotkový impulz ze sériového vstupu SI se na sériovém výstupu SO objeví za n taktů časovacího signálu T

17 Posuvné registry řízené vzestupnou hranou – z klopných obvodů D
Obr. 7: Schéma zapojení 4 bitového posuvného registru s hranovými obvody D

18 Posuvné registry řízené vzestupnou hranou – z klopných obvodů D
Obr. 8: Časový diagram 4 bitového posuvného registru s hranovými obvody D

19 Posuvné registry řízené vzestupnou hranou – z klopných obvodů D
Popis časového diagramu V čase t0 se na vstupu SI objevuje stav logické jedna. S příchodem vzestupné hrany časovacího impulzu T v čase t1 je zaznamenána na výstup Q0 prvního klopného obvodu. Do druhého klopného obvodu nemůže být zapsána toutéž hranou t1, protože první klopný obvod změní svůj stav na výstupu Q0 se zpožděním až poté, co časovací impuls dosáhl ustálení na úrovni logické jedničky. K dalšímu posunutí proto dochází až při další vzestupné hraně t2 časovacího impulzu. Tehdy je však vstup SI již ve stavu logická nula. Tato logická nula se do prvého klopného obvodu zapíše hranou t2. Logická jedna se přepíše z výstupu Q0 do druhého klopného obvodu Q1. Logická jednička tedy posuvným registrem postupuje směrem k dalším klopným obvodům – vždy s příchodem vzestupné hrany časovacího impulzu.

20 Posuvné registry – plnění :
Plnění posuvného registru: – vstup prvního klopného obvodu, která odpovídá bitu s nejnižší váhou, se nazývá sériový vstup (SI) posuvného registru – výstup posledního klopného obvodu, která odpovídá bitu s nejvyšší váhou, se nazývá sériový výstup (SO) posuvného registru  Jsou možné čtyři způsoby použití sériového vstupu pro vkládání informací do posuvného registru: – Náhrada nulami – při posuvu se v posuvném registru uvolňují bity od nejnižší váhy. Sériovým vstupem „proudí“ na uvolněná místa nuly, pokud spojíme tento vstup s logickou úrovní nuly – Náhrada jedničkami – obdoba předchozího způsobu – v tomto případě se sériový vstup spojí s logickou jedničkou

21 Posuvné registry – plnění – dokončení
– Sériový zápis informací – sériový vstup je připojen k výstupu externího zdroje dat. Přitom je nutné zdroj dat synchronizovat s časovacím signálem T posuvného registru – Kruhový posuv – v tomto případě je spojen výstup bitu s nejvyšší váhou se vstupem s nejnižší váhou – registru říkáme kruhový a lze ho využít jako paměť s kolujícími daty Směr posuvu informace v posuvném registru: Vyrábějí se typy – jednosměrné (informace je posouvána zleva doprava (od nejnižších bitů k nejvyšším) – obousměrné (informace je posouvána zleva doprava (od nejnižších bitů k nejvyšším) nebo obráceně – tedy zprava doleva (od klopného obvodu umístěného zcela vpravo až k tomu, co leží zcela vlevo – směr posunu je závislý na řídicím signálu)

22 Posuvné registry – integrované
Posuvné registry v provedení jako integrovaný obvod: Jednosměrné: 74164 – 8 bitový posuvný registr se sériovým vstupem a paralelním, nebo sériovým výstupem, řízený vzestupnou hranou časovacího signálu 74178 – 4 bitový posuvný registr s paralelním a sériovým vstupem, paralelním a sériovým výstupem, řízený sestupnou hranou časovacího signálu 74673 – 16 bitový posuvný registr se sériovým vstupem a výstupem a s paralelními vstupy tvořenými třístavovými obvody Obousměrné: 7495 – pětibitový registr obousměrný (posouvající vpravo i vlevo), má oba vstupy (sériový i paralelní) a také oba výstupy (sériový i paralelní) – je řízen sestupnou hranou časování a používá se ke konstrukci SIPO a PISO převodníku 74194 – čtyřbitový obousměrný registr s paralelním vstupem a sériovým vstupem/výstupem – obousměrný (posouvající vpravo i vlevo), řízený vzestupnou hranou časovacího signálu

23 Posuvné registry – násobení a dělení mocninou dvojky
– registr naplníme v n taktech n bitovým dvojkovým číslem – posun čísla o jeden řád vpravo způsobí vynásobení čísla dvojkou – dělení dvojkou znamená posuv o jeden řád vlevo – při násobení je nejnižší bit (co leží zcela vlevo = LSB) nahrazen nulou – při dělení je nejvyšší bit (co leží zcela vpravo = MSB) opět nahrazen nulou – při operaci s 2n – tou mocninou je nutno posunout číslo o n bitů Příklady Vynásobte desítkové číslo 25 osmi Řešení: 8 = 23 násobení bude provedeno posunem o 3 řády vpravo LSB MSB : číslo 25 Nyní posuneme o 3 řády vpravo : výsledek operace 25 * 8 : 25 x 8 = 200 Zkouška: = = 200

24 Posuvné registry – násobení a dělení mocninou dvojky
Příklady Vydělte desítkové číslo 200 osmi Řešení: 8 = 23 dělení bude provedeno posunem o 3 řády doleva LSB MSB : 200 Nyní posuneme o 3 řády doleva : výsledek operace 200 : 8 200 : 8 = 25 Zkouška: = = 25

25 Kontrolní otázky Datový registr neposuvný je řízen:
Hranou časovacího signálu T Úrovní časovacího signálu T (T = 1) Úrovní časovacího signálu T (T = 0) Označení PISO se týká posuvného registru ve funkci převodníku: Sériového tvaru čísla na sériový Sériového tvaru čísla na paralelní Paralelního tvaru čísla na sériový 3. Pomocné řídicí signály posuvného registru R (Reset) a S (Set): Jsou asynchronní a mají prioritu před jiným řízením Jsou asynchronní, přitom ale podřízeny časovacímu signálu T Jsou synchronní s časováním celého obvodu

26 Kontrolní otázky – správné odpovědi – červeně
Datový registr neposuvný je řízen: Hranou časovacího signálu T Úrovní časovacího signálu T (T = 1) Úrovní časovacího signálu T (T = 0) Označení PISO se týká posuvného registru ve funkci převodníku: Sériového tvaru čísla na sériový Sériového tvaru čísla na paralelní Paralelního tvaru čísla na sériový 3. Pomocné řídicí signály posuvného registru R (Reset) a S (Set): Jsou asynchronní a mají prioritu před jiným řízením Jsou asynchronní, přitom ale podřízeny časovacímu signálu T Jsou synchronní s časováním celého obvodu

27 Seznam obrázků: Obr. 1: vlastní, Blokové schéma datového registru
Obr. 2: vlastní, Idealizovaný časovací impulz s náběžnou hranou, temenem a sestupnou hranou Obr. 3: vlastní, n bitový datový registr s úrovňovými klopnými obvody D Obr. 4: vlastní, Blokové schéma posuvného registru Obr. 5: vlastní, Schéma zapojení 4 bitového posuvného registru s obvody JK Obr. 6: vlastní, Časový diagram 4 bitového posuvného registru s obvody JK Obr. 7: vlastní, Schéma zapojení 4 bitového posuvného registru s hranovými obvody D Obr. 8: vlastní, Časový diagram 4 bitového posuvného registru s hranovými obvody D

28 Seznam použité literatury:
[1] Matoušek, D.: Číslicová technika, BEN, Praha, 2001, ISBN [2] Blatný, J., Krištoufek, K., Pokorný, Z., Kolenička, J.: Číslicové počítače, SNTL, Praha, 1982 [3] Kesl, J.: Elektronika III – Číslicová technika, BEN, Praha, 2003, ISBN X [4] Pinker, J.,Poupa, M.: Číslicové systémy a jazyk VHDL, BEN, Praha, 2006, ISBN

29 Děkuji za pozornost 