Křemíkovými driftovými detektory (SDD) bude osazena třetí a čtvrtá vrstva vnitřního dráhového systému (ITS). Tyto detektory mají velmi vysoké prostorové rozlišení a jsou vhodné pro vysoké hustoty částic předpokládané v experimentu ALICE. Kromě toho podávají informaci o energetických ztrátách prolétávající částice, což může být využito při idefikaci částic s nízkou hybností. CARLOS CARLOSrx (FPGA rozhraní) 40 MHz Sériová zpětná linka Trigger systém busy trigger 9 DDL SIUDIU pRORC 4 4 JTAG MHz 32 JTAG 5 Vrstva 3Vrstva 4 Poloměr (cm) Délka žebříčku (cm) Počet žebříčků1422 SDD na žebříčku68 Celkový počet detektorů260 Celkový počet kanálů Celková plocha1.37 m 2 Elektrony uvolněné při průletu nabité částice křemíkovým driftovým detektorem se soustředí ve středu tlouštky detektoru a driftují konstantní rychlostí k anodám umístěným na okraji detektoru. Z doby jejich driftu lze určit jednu souřadnici místa průletu částice detektorem. Druhá souřadnice je určena z těžiště nábojového rozdělení zaznamenaného na dělené anodě Křemíkové driftové detektory budou namontovány na lineárních struktůrách nazývaných žebříček. Ty budou uspořádány do dvou souosých válcových vrstev. Stripové detektory SDD Pixelové detektory Drift 256 anodes Drift Vyčítání dat a řízení detektoru Vyčítání dat a řízení detektoru je organizováno po polovinách žebříčků obsahujících po třšch modulech ve vrstvě 3 a po čtyřech modulech ve vrstve 4. Na každém konci žebříčku je umístěna deska s čipem CARLOS zajišťující vysílání dat. Na koncích žebříčků jsou rovněž umístěny desky vysokého a nízkého napětí. Propojení s detektory je zajištěno pomocí mikrokabelů. PASCAL AMBRA CARLOS (komprese dat) GOL (Gigabit optolink) + QPLL 40 MHz hodinový signál Programování a monitorování Výstup dat AMBRA Obsahuje čtyřeventový digitální buffer uspořádávající datový tok. Kompenzuje klidovou úroveň signálu a provádí 8 až 10 bitovou kompresi dat CARLOS Tento čip provádí sběr dat ze dvou hybridů (1 pro 8 AMBRA čipů). Provádí potlačení podprahového signálu a komprimuje data. Slouží rovněž jako rozhraní pro programování vyčítacích obvodů. 4 mm Vyčítací elektronika SDD je sestavena ze dvou typů 64-kanálových zákaznických obvodů pojmenovaných PASCAL a AMBRA SDD modul Ke každému detektoru jsou připojeny dva vyčítací hybridy. Pro vyčítání 256 anod na každé straně detektoru jsou třeba čtyři páry vyčítacích čipů. HYBRID SDD s VN mikrokabely PASCAL Obsahuje tři funkční bloky: předzesilovač, analogovou paměť a AD převodník. Digitalizovaná informace je předávána obvodu AMBRA. Předzesilovač: programovatelný zisk, tvarovací časová konstanta ~40ns Analogová paměť: 64 x 256 buněk ADC: 32 x 10-bitový, linearní (1 pro 2 kanály) Detaily návrhu detektoru Zvětšenina oblasti sběru náboje 256 sběrných anod (rozestup 294  m) 292 driftových katod (rozestup120  m) Implantované vysokonapěťové děliče Ochranné katody (rozestup 32  m) Linie CMOS injektorů Elektrostatické driftové pole je vytvořeno kostantním schodkem napětí mezi driftovými katodami vytvořeným pomocí integrovaného odporového děliče. Napětí na centrální katodě je -2.4 kV. Rychlost driftu silně závisí na teplotě detektoru. Proto musí být změny teploty monitorovány třemi řadami po 33 implantovaných MOS injektorech náboje. Test plného vyčítacího řetězce Prototyp plného vyčítacího řetězce byl otestován během testu na svazku na urychlovači SPS v roce Tento řetězec sestával z:  detektoru SDD  čipu CARLOS  karty CARLOSrx (rozhraní mezi čipem CARLOS a systémem sběru dat)  ALICE Detector Data Link (DLL) a z PCI Readout Reciever Card (pRORC). Bylo zaznamenáno 45 milionů událostí o celkovém objemu dat 2.8 TByte. Prostorové rozlišení testovaného detektoru Ve směru driftu Ve směru anod Vývoj doby driftu elektronů z centrálního injektoru během jednoho dne. odpoledne noc ráno Doba driftu narůstá během dne a klesá v průběhu noci tak, jak se mění okolní teplota. Velikost driftové rychlosti může být určena s přesností 0.05% Schema systému sběru dat ALICE - křemíkový driftový detektor ITS Na tomto projektu participují: ÚJF AVČR Řež FJFI ČVUT Praha Hlavní aktivity: Vývoj SDD Nízkonapěťový napájecí systém Systém řízení detektoru Analýza dat