Diagnostika počítačů DGP_05a Prof. Ing. Karel Vlček, CSc. Katedra Informatiky, FEI, VŠB - TUO

K. Vlček: Diagnostika počítačů2 Metoda testování B-ST (1) V minulosti byla většina plošných spojů PCB (Print Circuit Board) testována metodou nazvanou in-circuit test při použití jehlového pole Změnou technologie průchozích pájecích bodů na povrchovou montáž u většiny VLSI obvodů včetně mikroprocesorů a zákaznických obvodů ASICs (Application Specific Integrated Circuits) musela být tato metodika testování změněna

K. Vlček: Diagnostika počítačů3 Metoda testování B-ST (2) Prvořadým cílem bylo zajistit přístup k testovaným obvodům vhodnou metodou tak, aby mohly být obvody testovány bez použití mechanických adaptérů V roce 1985 byla ustavena skupina odborníků JETAG (Joint European Test Action Group), aby tyto změny navrhla a uvedla do praxe Návrh dále již neuvažoval o použití jehlových polí – nahradit je měly vestavěné logické obvody pro snadné testování

K. Vlček: Diagnostika počítačů4 Metoda testování B-ST (3) Od roku 1988 se začal projekt rozvíjet i v USA v Severní Americe a dostal název JTAG (Joint Test Access Group) V roce 1990, byly výsledky výzkumu předloženy organizaci IEEE (Institute of Electrical and Electronic Engineers), kde byly standardizovány pod číslem a pod názvem IEEE Standard Test Access Port and Boundary Scan Architecture

K. Vlček: Diagnostika počítačů5 Metoda testování B-ST (4) Co znamená Boundary Scan? Je to slovní spojení, které naznačuje hlavní místo zájmu testů boundary = hranice mezi integrovaným obvodem a plošným spojem a scan = metoda zadávání a získávání informací při testu Boundary scan je tedy metodika, která umožňuje dodržet zásady řízení testované jednotky (controllability) a její pozorovatelnost (observability) užitím programového řízení

K. Vlček: Diagnostika počítačů6 Metoda testování B-ST (5) Tyto schopnosti umožňují testování na úrovni „in-circuit testing“ bez použití jehlového pole Vstupní a výstupní obvody pro B-S testování

K. Vlček: Diagnostika počítačů7 Metoda testování B-ST (6) Činnost vstupních a výstupních buněk je řízena čtyřmi nebo pěti vodiči TAP (Test Access Port) Řadič a instrukční registr jsou na následujícím obrázku zobrazeny detailněji

K. Vlček: Diagnostika počítačů8 Metoda Boundary Scan (7) TAP řadič je konečný automat se šestnácti stavy, který řídí činnost boundary scan buněk Konečný automat je ovládán čtyřmi vývody: Test Clock (TCK), Test Mode Select (TMS), Test Data In (TDI) a Test Data Out (TDO). Signály TCK a TMS řídí posloupnost stavů TAP řadiče Vývody TDI a TDO zprostředkovávají tok dat testovacích vektorů a odezev přes všechny zřetězené obvody testované metodou B-ST

K. Vlček: Diagnostika počítačů9 Metoda Boundary Scan (8)

K. Vlček: Diagnostika počítačů10 Metoda testování B-ST (9) Činnost řadiče je řízena konečným automatem se šestnácti stavy a probíhá podle následujícího grafu signálových toků

K. Vlček: Diagnostika počítačů11 Metoda Boundary Scan (10) Volitelný pátý vývod je značený TRST* může sloužit pro signal asynchronního resetu pro nastavení TAP řadiče do definovaného stavu Práci TAP řadiče určuje instrukční registr IR (Instruction Register), kterým je určován typ testu, který má být prováděn

K. Vlček: Diagnostika počítačů12 Metoda Boundary Scan (11) Režim činnosti B-ST je kategorizován jako: EXTEST, který testuje okolí obvodu, INTEST, který testuje vnitřní funkci obvodu a RUNBIST, který zajišťuje podrobný test s autonomním generováním testovacích vektorů a kompresí odezev

K. Vlček: Diagnostika počítačů13 Metoda Boundary Scan (12) Registr BYPASS umožňuje přenos dat ze vstupu TDI na výstup TDO prostřednictvím jediného klopného obvodu Použití instrukce BYPASS umožňuje test jednotlivých obvodů zapojených v kaskádě prostřednictvím vývodů TDI a TDO Spojovány mohou být i větší celky například celé desky elektroniky, pokud je u všech obvodu, které nemají být v daném kroku testovány použito instrukce BYPASS

K. Vlček: Diagnostika počítačů14 Metoda Boundary Scan (13)

K. Vlček: Diagnostika počítačů15 Metoda Boundary Scan (14) Nejdůležitějším registrem je registr, který je tvořen klopnými obvody připojenými k vývodům integrovaného obvodu: „Boundary – Scan Register“ Tento registr slouží pro testování správnosti připojení integrovaného obvodu na plošný spoj a může být zdrojem testovacích vektorů i záchytným registrem odezev obvodu na prováděný test

K. Vlček: Diagnostika počítačů16 Metoda Boundary Scan (16) Identifikační registr IR je registr s pevným obsahem, který je nutný pro rozpoznání typu obvodu – registr IR mají rovněž standardní o. V registru IR je obsah, který je porovnáván s technickými podmínkami a slouží k rychlému rozpoznání typu obvodu a typu jeho personifikace zákaznickým obsahem

K. Vlček: Diagnostika počítačů17 Metoda Boundary Scan (17) Návrhem specifikované registry – Design Specific Register(s) jsou registry, které fungují jako pseudonáhodné generátory vektorů Tyto registry mohou sloužit jako zdroje pseudonáhodně generovaných testovacích vektorů přiváděných na vstupy testované jednotky Mohou však sloužit také jako příznakové analyzátory a provádět kompresi odezev

K. Vlček: Diagnostika počítačů18 Metoda Boundary Scan (18) Další rozvoj metody Boundary – Scan Test pokračuje tím, že jsou standardizované ty části obvodového řešení, které podporuje testování analogových obvodu Řízení testů je prováděno tak, aby mohly být testy analogových obvodů zařazeny do metodiky smíšených obvodů AMS (Analog Mixed Signal) Standard pro testování smíšených a analogových obvodů má označení

K. Vlček: Diagnostika počítačů19 Metoda Boundary Scan (19) Podpora metody B-ST pomocí návrhového prostředí jazyka VHDL (VHSIC Hardware Description Language) je zajištěna standardizací tzv. BSDL (Boundary Scan Design Language) Tímto jazykem BSDL jsou popsány obvody na podporu testování metodou B-ST a mohou být simulovány bez této podpory a rovněž včetně obvodové podpory B-ST

K. Vlček: Diagnostika počítačů20 Literatura Hlavička J.: Diagnostika a spolehlivost, Vydavatelství ČVUT, Praha (1990), ISBN Musil, V., Vlček, K.: Diagnostika elektronických obvodů, TEMPUS Equator S_JEP , ÚMEL, FEI VUT v Brně (1998) Hlavička, J., Kottek, E., Zelený, J.: Diagnostika Elektronických číslicových obvodů, Praha SNTL (1982) Drábek, V.: Spolehlivost a diagnostika, VUT Brno, (1983) Hławiczka, A.: P1149, Warszawa (1993), ISBN Poupa, J., Pinker, M.: Číslicové systémy a jazyk VHDL, BEN Praha (2006), ISBN Vlček, K.: Komprese a kódová zabezpečení v multimediálních komunikacích, BEN Praha (2000, 2004), ISBN , ISBN Vlček, K.: Návrh obvodů pomocí VHDL, Sdělovací technika, 1998, č. 2, str. 20