Paměťové registry z JK obvodů

Slides:



Advertisements
Podobné prezentace
CIT Posuvné registry Díl VIII.
Advertisements

CIT Klopné obvody Díl VII.
Klopné obvody typu RS, RST
Sekvenční logický obvod-úvod
Digitální učební materiál
Tato prezentace byla vytvořena
Bistabilní klopný obvod D, synchronní
Posuvné registry.
Rozdělení registrů.
Posuvné registry Střední odborná škola Otrokovice
ČÍSLICOVÁ TECHNIKA Paměťové registry
CIT Sekvenční obvody Díl VI.
ALTERA Cyclone II 4608 – LE až 1152 Kbitů RAM konfigurace pomocí sériového rozhraní podpora více I/O standardů až 4 PLL až 16 globálních hodin podpora.
Registry obyčejný posuvný kruhový
S R - klopný obvod.
Klopný obvod JK.
Klopné obvody RS JK D asynchronní K.O. základní klopné obvody
Tato prezentace byla vytvořena
Tato prezentace byla vytvořena
Tato prezentace byla vytvořena
Paměťové registry.
Obchodní akademie, Ostrava-Poruba, příspěvková organizace
Bistabilní klopný obvod
Klopné obvody Střední odborná škola Otrokovice
Název školyIntegrovaná střední škola technická, Vysoké Mýto, Mládežnická 380 Číslo a název projektuCZ.1.07/1.5.00/ Inovace vzdělávacích metod EU.
Bistabilní klopný obvod RS, asynchronní
Paměťové registry.
Jednosměrné posuvné registry 74164, 74165, 74166
ČÍSLICOVÁ TECHNIKA Posuvné registry
ČÍSLICOVÁ TECHNIKA Čítače obecně
L O G I C K É O B V O D Y S E K V E N Č N Í
Digitální učební materiál
Jednosměrné posuvné registry
Kruhový registr. Kruhový registr zpracovává načtenou informaci do registru. Charakteristikou kruhového registru je, že se na rozdíl od předchozích typů.
Klopné obvody pro realizaci čítačů a registrů
Tato prezentace byla vytvořena
Navrhování základních logických obvodů a návrh realizačních scémat
Rozdělení registrů.
Sekvenční logické obvody
DETEKCE HRANY OBDÉLNÍKOVÉHO IMPULSU
ČÍSLICOVÁ TECHNIKA synchronní čítače
Jan Hrabal ME4B Sekvenční logické obvody. sekvenční logický systém Na č em závisejí hodnoty výstupních prom ě nných ? Co obsahují sekven č ní obvody ?
ADC / DAC. Analog Digital Converter (ADC) Jádra 56F802X a 56F803X obsahují 2 A/D převodníky s parametry:  12 bitové rozlišení  Max. hodinová frekvence.
ČÍSLICOVÁ TECHNIKA asynchronní čítače
PROGRAMOVATELNÉ AUTOMATY CV PROCESY 03 Ing. Jana Horáková Elektrotechnika
Logické obvody Petr Praus Fyzikální ústav UK
Orbis pictus 21. století Tato prezentace byla vytvořena v rámci projektu.
ZÁKLADNÍ PROGRAMOVÁNÍ LINIOVÝCH SCHÉMAT POMOCÍ PLC
Popis obvodu 8051.
Nesinusové oscilátory s klopnými obvody
David Rozlílek.  Hodnoty výstupních proměnných y závisejí nejen na okamžitých hodnotách vstupních proměnných x, ale i na jejich …………hodnotách To znamená.
Programovatelné automaty CV detekce hrany impulzu 13
ALTERA Stratix – LE až 7427 Kbitů RAM tři bloky RAM pamětí rychlé DSP bloky až 12 PLL (4+8 rychlých) až 16 globálních hodin a 22 zdrojů podpora.
Obousměrný posuvný registr 74194
Jednosměrné posuvné registry 7495; 7496
Obousměrný registr. –Množství dat které lze v registru posouvat je dáno jeho kapacitou –Data lze posouvat dvěma směry: –Doprava R (Rights)- od vstupu.
Přenosové soustavy VY_32_INOVACE_pszczolka_ Synchronní čítač Tento výukový materiál byl zpracován v rámci projektu EU peníze středním školám -
Realizace klopných obvodů
Sekvenční logické obvody. Až dosud jsme se seznamovali s obvody, které na změnu vstupní kombinace reagují okamžitě. Bez ohledu na předchozí kombinaci.
Klopné obvody. Nejprve je nutno si definovat nebo objasnit základní pojmy, které se budou v následující kapitole používat. Je třeba definovat co to klopný.
Paměti typu RAM.
VY_32_INOVACE_pszczolka_ Čítače - test
VY_32_INOVACE_pszczolka_ Vstupy a výstupy čítače
Prezentace flash FPGA firmy ACTEL Vladimír Měsíček
VY_32_INOVACE_pszczolka_ Registry – paralelní, sériový
Číslicová technika.
VY_32_INOVACE_pszczolka_ Registry - test
Číslicová technika.
Tato prezentace byla vytvořena
Obousměrný registr.
Transkript prezentace:

Paměťové registry z JK obvodů

Realizace paměťových registrů pomocí JK obvodů a) obecnými JK obvody b) obvodem 7473 (2x JK s nulováním) c) obvodem 7476 (2x JK s nulováním a nastavením)

a) s obecnými JK obvody J - vstup J K - vstup K CP - vstup hodinových impulsů S - asynchronní vstup S R - asynchronní vstup R Q - výstup /Q - negovaný výstup

Čtyřbitový paměťový registr z JK obvodů

b) obvodem 7473 c) obvodem 7476 Obvod 7473 Obvod 7476 J1; J2 - vstupy J K1; K2 - vstupy K CP1; CP2 - vstupy hodinových impulsů RD1; RD2 - asynchronní vstupy R SD1; SD2 - asynchronní vstupy S Q1; Q2 - výstupy /Q1; /Q2 - negované výstupy obsahuje 2 JK obvody s nulovacím vstupem R ( nemá nastavovací vstup S ) obsahuje 2 JK obvody s nulovacím vstupem R a nastavovacím vstupem S - reagují na sestupnou hranu hodinového impulsu CP1 nebo CP2 - jsou to obvody typu Master-Slave - Signál L na vstupu SD1 (SD2) nastavuje výstup Q1 (Q2) na hodnotu H (7476) - Signál L na vstupu RD1 (RD2) nastavuje výstup Q1 (Q2) na hodnotu L - Vstup RD1 (RD2) má větší prioritu než vstupy J1 (J2) a K1 (K2)

Čtyřbitový paměťový registr z obvodů 7473