Paměťové registry z JK obvodů
Realizace paměťových registrů pomocí JK obvodů a) obecnými JK obvody b) obvodem 7473 (2x JK s nulováním) c) obvodem 7476 (2x JK s nulováním a nastavením)
a) s obecnými JK obvody J - vstup J K - vstup K CP - vstup hodinových impulsů S - asynchronní vstup S R - asynchronní vstup R Q - výstup /Q - negovaný výstup
Čtyřbitový paměťový registr z JK obvodů
b) obvodem 7473 c) obvodem 7476 Obvod 7473 Obvod 7476 J1; J2 - vstupy J K1; K2 - vstupy K CP1; CP2 - vstupy hodinových impulsů RD1; RD2 - asynchronní vstupy R SD1; SD2 - asynchronní vstupy S Q1; Q2 - výstupy /Q1; /Q2 - negované výstupy obsahuje 2 JK obvody s nulovacím vstupem R ( nemá nastavovací vstup S ) obsahuje 2 JK obvody s nulovacím vstupem R a nastavovacím vstupem S - reagují na sestupnou hranu hodinového impulsu CP1 nebo CP2 - jsou to obvody typu Master-Slave - Signál L na vstupu SD1 (SD2) nastavuje výstup Q1 (Q2) na hodnotu H (7476) - Signál L na vstupu RD1 (RD2) nastavuje výstup Q1 (Q2) na hodnotu L - Vstup RD1 (RD2) má větší prioritu než vstupy J1 (J2) a K1 (K2)
Čtyřbitový paměťový registr z obvodů 7473