Architektura a vývoj PC 3. Ing. Vladislav Bezouška, Ph.D.

Prezentace na téma: "Architektura a vývoj PC 3. Ing. Vladislav Bezouška, Ph.D."— Transkript prezentace:

1 Architektura a vývoj PC 3. Ing. Vladislav Bezouška, Ph.D.

2 BU- Sběrnice PU- Stránkování Architektura 80386 32bit…4GB 64TB virtuální paměti 6 paralelně pracujících jednotek SU- Segmentace IDU-dekódování instr. IPU-předvýběr instr. EU – provedení instr. Procesor může pracovat ve třech režimech -Realný (jako 8086) - Chráněný (s virtuální pamětí) - Virtuální (V86) Obrázek převzat z lit. č.1

3 16 bitů Programátorský pohled na 80386 EFLAGS Stavový registr AX SP BP DI SI DX BX CX 32 bitů EAX EBX ECX EDX ESI EDI EBP ESP Sada registrů je rozšířena na 32 bitů 64 bitů CR0 CR1 CR2 V těchto registrech jsou skryty GDTR a LDTR CS SS DS ES 16 bitů FS GS Přidány další dva selektory

4 Princip segmentace 80386 GDTR nebo LDTR BASE 64 bitů celkem 32 bitů na bázovou adresu 2 32 = 4G paměťového prostoru deskriptor SELEKTOR Tabulka deskriptorů 8k položek 16 bitů celkem 13 bitů na index 2 13 = 8k deskriptorů BASE ADDRESS 64 bitů celkem 32 bitů na bázovou adresu 2 32 = 4G paměťového prostoru položka tabulky 64 bitů deskriptor 32 bitů na adresu přesun BASE OFFSET OPERAND Limit segmentu 4GB 32 bitů 4G rozsah

5 80386 Má k dispozici dvě tabulky deskriptorů GDTR a LDTR Každá tabulka může obsahovat až 8k deskriptorů, celkem tedy 16k deskriptorů Deskriptor obsahuje 32 bitovou adresu  adresace až 4G fyzické paměti po 4G segmentech Celkem lze ovšem adresovat 2*8k*4G  64T virtuální paměti

6 Virtuální mód 80386 Jedná se o speciální režim procesoru 80386, který je kompatibilní s tzv. reálným módem procesorů 8086! Význam registrů CS, DS, … je opět segment. Na rozdíl od reálného režimů je ve virtuálním režimu aktivní tzv. stránkování paměti! Důvodem pro vznik virtuálního módu u procesoru 80386 bylo přání uživatelů mít možnost využívat i starší MS DOS programy v nových OS, které dokáží využívat všech možností procesoru 80386! Pomocí virtuálního módu se vytvářejí virtuální procesory 8086 uvnitř procesoru 80386!

7 Stránkování paměti 80386 Lineární adresa 32 bitů Fyzická adresa 32 bitů Stránkovací mechanismus Paměť se stránkuje po 4k blocích prostřednictvím dvou tabulek. Každý program si myslí, že má pro sebe souvislou část paměti! Toto usnadňuje multitasking a existenci virtuálního módu!  Speciální virtuální režim umožňuje běh starých programů určených pro reálný mód 8086 současně s programy určenými pro chráněný režim 80286 nebo 80386! Obrázek převzat z lit. č.2

8 Obrázek převzat z lit. č.1 Architektura 80486 CACHE Obousměrná adras. Sběrnice 32bit 64TB virtuální paměti BU- Sběrnice PU- Stránkování SU- Segmentace IDU-dekódování instr. IPU-předvýběr instr. EU – provedení instr. CACHE Zápis probíhá při čtení z RAM FPU výpočty (80bit) Mantisa*2 exponent Mantisa = 1.XXXXXX Zpracuje instrukci v jednoum hodinovém taktu! Fronta instrukcí Prefecher 32B

9 Architektura 80486 pipeline burs Obrázek převzat z lit. č.2

10 Super skalární architektura - Pentium V případě nutnosti na sebe instrukce čekají BU - 64bit Burst – dávkový přenos o velikosti 32bytů Kontrala zda mohou být instrukce vykonány paralelně Výpočty adres operandů, kontrola skoků, RISC architektura Testování paritou Zvýšení výkonosti o 25% -Podmíněný skok - Nepodmíněný skok Obrázek převzat z lit. č.1

11 Předpověď skoků Učící se predikční algoritmus který na základě statistického hodnocení větvení programu v minulosti načítá následné instrukce (po skoku). Informace o statistice výsledků se umísťují do speciální CACHE paměti. Módy procesoru REÁLNÝ – jako u 386 CHRÁNĚNÝ – jako u 386 VIRTUÁLNÍ – jako u 386 ROZŠÍŘENÝ VIRTUÁLNÍ Při přerušení je možné přesměrování přerušení do jiného módu

12 Pentium + Nižší napětí 3,3V/2,8(2,9)V 1994 Pentium skandál!!! Kolik je třeba programátorů Pentia na zašroubování žárovky? 1,99990427

13 Pentium - Owerclocking Nevýhody: - Přehřívání - L2 Cache nepracuje - RAM nepracuje - I/O sběrnice nepracuje (PCI na ½ systém bus) - Sotware nepracuje 1.Zvýšení externí frekvence 2. Zvýšení interní frkvence (uvnitř Procesoru)

14 Pentium - IV V 1 taktu přenese 4B Čte se s n/s hranou Široké chache line chache pro mikrooperace + vlastní prediction u. Double pumped – zdvojené multiplexované u. Pipeline 126 mikroop. součatně HT +1% trazistorů (instruction buffer..) Obrázek převzat z lit. č.2

15 Skříň PC Konfiguraci skříně volíme: 1)podle počtu komponent ktré bude obsahovat 2)Podle typu prostředí – nároky na chlazení, Soft PC 3)Podle výkonu a typu zdroje

16 Zdroj PC Usměrňovač Vyhlazený výstup Zpětná vazba Řízení + stabilizace Budící trafo

17 Zdroj PC Signál pro základní desku „Napětí OK“ Signál spolupracuje se základní deskou při rozběhu zdroje

18 Literatura : [1] Hrázský J.: Mikropočítače a počítače II. Informatorium. Praha, 1996. [2] Messmer H. P., Dembowski K.: Hardware. CP Books. Brno, 2005.