Systémy pro digitální zpracování analogových signálů

Prezentace na téma: "Systémy pro digitální zpracování analogových signálů"— Transkript prezentace:

1 Systémy pro digitální zpracování analogových signálů
komunikace digitálních obvodů s reálným vnějším okolím: vzájemná přeměna analogových spojitých signálů a digitálních signálů digitální data → analogový (spojitý) signál (rekonstrukce) digitálně analogový převodník digital to analog converter převodník DAC analogový spojitý signál → digitální data (digitalizace) analogově digitální převodník analog to digital converter převodník ADC vzorkovač s analogovou pamětí – vzorkování TS a pamatování TH vzorkování – sample, pamatování – hold sample/hold - S/H, track/hold - T/H analogové vstup/výstupní periferie mikroprocesoru, mikropočítače, mikrořadiče

2 Vzorkovače s analogovou pamětí
neinvertující paměťový vzorkovač po dobu TS sepnutí se kapacitor C nabíjí na napětí odpovídající skutečné hodnotě vstupního signálu současně se odpovídajícím způsobem mění výstupní napětí oddělovacího zesilovače Z v neinvertujícím zapojení po rozpojení spínače S se na kapacitoru C a tedy i na výstupu zesilovače udržuje napětí sejmutého vzorku neinvertující vzorkovač s analogovou pamětí podmínky pro ideální spínač, tj. RON = 0, ROFF   nesplněny, paměťový kapacitor se proto nabíjí exponenciálně s časovou konstantou  = RS C při RS = RON + Ri TS >  například pro povolenou chybu 0,1% rozsahu musí být TS = 6,9 

3 zapojení zpětnovazebního neinvertujícího vzorkovače
dobu TS vzorkování lze zkrátit zmenšením  zpětnovazební zapojení s pomocným zesilovačem umožňuje zmenšit nabíjecí časovou konstantu  až (A1 + 1) krát A1 je napěťové zesílení pomocného zesilovače

4 zapojení invertujícího
paměťového vzorkovače zpětnovazební zapojení invertujícího vzorkovače s analogovou pamětí dosažitelná doba TS vzorkování je limitována  = (R/2 + RON)C chyba výstupního napětí v paměťovém režimu: zkrácení vzorkovací doby TS použitím pomocného zesilovače pro proudové zesílení při nabíjení paměťového kapacitoru  = (R01 + R02 + RON) C R01 a R02 označují výstupní odpor zesilovače Z1 a Z2 pomocný zesilovač může mít i jednotkové zesílení, např. napěťový sledovač (minimální výstupní odpor R01) průnik vstupního signálu přes nedokonale uzavřený spínač nenulovým vstupním proudem zesilovače

5 kombinované zapojení vzorkovače s analogovou pamětí
nejrychlejší paměťové vzorkovače používají oba základní typy zapojení, elektronické spínače bývají osazeny Schottkyho diodami v můstkovém zapojení nebo rychlými tranzistory řízenými polem (JFET, MOS FET) kombinované zapojení vzorkovače s analogovou pamětí Track-and-Hold versus Sample-and-Hold do skupiny paměťových vzorkovačů částečně náleží i řada zesilovačů T/H, které se liší od obvodů S/H pouze v režimu vzorkování zesilovače T/H mají totiž režim vzorkování nahrazen režimem sledování, kdy je elektronický spínač S trvale otevřen a uzavírá se až na počátku TH po skončení TH se spínač S opět hned otevírá

6 Kódy používané převodníky DAC a ADC
Přímý dvojkový kód (případně se znaménkem) vhodný pro převodníky DAC pracující s jednou polaritou výstupního signálu s vyjádřeným znaménkem je vhodný pouze pro DAC převodníky pracující v okolí nuly, neboť jako jediný váhový kód nemění při přechodu nulou všechny bity Dvojkový kód prvního doplňku (inverzní kód) vyjadřuje záporná čísla komplementací jednotlivých bitů dvojkového ekvivalentu absolutní hodnoty převáděného čísla, včetně bitu MSB Dvojkový doplňkový kód (druhý doplněk) vyjadřuje kladná čísla jako přímý dvojkový kód, záporná jako druhý doplněk absolutní hodnoty převod čísla C<0 převedeme do dvojkového kódu přičemž inverzí se rozumí komplementace každého bitu jednotlivě vhodný pro aritmetické operace, protože rozdíl dvou čísel převádí na součet

7 Posunutý dvojkový kód nejvhodnější pro převodníky s oběma polaritami napětí nebo proudu, stačí pouhý úrovňový posun analogové veličiny přímo sloučitelný s kódy digitálních počítačů nebo jej lze převést pouhou inverzí bitu MSB na dvojkový doplňkový kód pro nulu má jediný výraz, nevýhodou je změna všech bitů při přechodu nulou Dvojkově desítkový kód (BCD) v rámci dekád jsou čísla 0 až 9 vyjádřena 4-bitovým dvojkovým přímým kódem, ve vyšších dekádách se váhy vždy desetkrát zvětšují nejméně významný bit LSB z anglického least significant bit nejvýznamnější bit MSB z anglického most significant bit

8 nejčastěji používané kódy bipolárních převodníků ADC a DAC
díl vstupního rozsahu dvojkový kód s vyjádřeným znaménkem dvojkový doplňkový kód prvního doplňku dvojkový doplňkový kód druhého doplňku posunutý dvojkový kód + 7/8 + 6/8 + 5/8 + 4/8 + 3/8 + 2/8 + 1/8 + 0/8 - 0/8 ( ) ( ) - 1/8 - 2/8 - 3/8 - 4/8 - 5/8 - 6/8 - 7/8 - 8/8

9 Digitálně analogové převodníky DAC
převod digitálního signál D na výstupní napětí u nebo proud i u = UR . D          i = UR . D UR a IR referenční hodnoty napětí a proudu D  0; 1) ve dvojkovém kódu: v kódu BCD: paralelní digitálně analogový převodník DAC n je počet bitů dvojkového digitálního signálu p je počet dekád signálu v kódu BCD číslice ak resp. bm nabývají hodnoty 0 nebo 1 číslo C nabývá hodnot 0, 1, …., (2n – 1)

10 Statické vlastnosti převodníku DAC
a) chyba nuly (resp. minima), b) chyba maxima, c) chyba linearity, d) chyba monotónosti Vyjádření chyb v procentech rozsahu převodníku DAC, v jednotkách nejmenší kvantovací úrovně příslušející bitu převáděného čísla s nejmenší váhou LSB, většinou se požaduje chyba menší než 1/2 LSB (správně 1/2 uLSB, resp. 1/2 iLSB) a b c

11 Rozlišovací schopnost převodníku DAC
vyjadřuje se počtem diskrétních úrovní výstupního analogového napětí nebo proudu a přímo souvisí s počtem bitů vstupního slova např. 8-bitový dvojkový převodník DAC má celkem 256 různých výstupních úrovní napětí, tj. má rozlišovací schopnost přibližně 0,4% rozsahu, např. 8-bitový převodník DAC s dvojkově-desítkovým kódem (BCD) má rozlišovací schopnost pouze 1% rozsahu, Kvantovací chyba způsobena konečným počtem diskrétních úrovní výstupního napětí a může dosahovat maximálně ± 1/2 hodnoty LSB Přesnost výstupního napětí resp. proudu převodníku DAC udává maximální odchylku mezi skutečnou a ideální převodní charakteristikou převodníku DAC

12 Dynamické vlastnosti převodníku DAC
určeny dobou převodu TP - maximální doba potřebná k ustálení výstupní analogové veličiny na správnou hodnotu s povolenou chybou za předpokladu konstantní hodnoty digitálního signálu C během převodu maximální rychlost převodu (správně četnost převodu) počet vstupních slov C, která mohou být převodníkem převedena na analogovou výstupní veličinu za jednotku času, je převrácenou hodnotou doby převodu TP Paralelní převodníky DAC im = nebo podle hodnoty jednotlivých bitů slova C

13 přímý dvojkový kód: C = bn-1 … bo jednotlivé proudy im váhově odstupňovány v poměru 1 : 2 : 22 : 23 : …. : 2n-1 výstupní proud i převodníku = superpozice proudových příspěvku jednotlivých zdrojů proudu ze sčítacího bodu teče proud: základní zapojení paralelního převodníku čísla na proud

14 Digitálně analogové převodníky s váhovými rezistory
váhové proudy se generují pomocí rezistorů s váhově odstupňovanými odpory ze společného zdroje referenčního napětí UR ak = 0  spínač Sk připojí rezistor Rk na zem ak = 1  spínač Sk připojí rezistor Rk ke zdroji referenčního napětí UR pro dvojkový kód mají váhové rezistory odpor Rk = 2k-1 RR                      (k = 1,2,.., n) pro R = RR/2  u = -UR . D přednosti: malý počet rezistorů, konstantní hodnota proudu tekoucího spínače nevýhody: velké rozpětí odporů váhových rezistorů, pro n-bitové dvojkové číslo je poměr odporů 1 : 2n-1 , pro p dekád v BCD kódu 1 : (8.10p-1)

15 zapojení paralelního převodníku
čísla na napětí dvojkový převodník DAC s váhovou rezistorovou sítí

16 základní typ rezistorové sítě R-2R pro dvojkový kód
základní typ rezistorové sítě pro kód BCD

17 Paralelní převodníky DAC s rezistorovou sítí typu T
paralelní větve s dělenými váhovými rezistory, uzemňované středy (řízené spínače) velké hodnoty odporů se modelují zeslabovacími články T převodníky DAC s rezistorovou sítí typu T

18 Paralelní převodníky DAC se spínanými proudovými zdroji
a) n proudových zdrojů s různými váhovými proudy Ik n proudových zdrojů se stejným proudem I, váhování proudů Ik dělením v rezistorové síti typu R-2R, proud (nulový nebo Ik) do daného uzlu sítě se přivádí přes proudový přepínač

19 Násobicí digitálně analogové převodníky
schopny místo konstantního referenčního napětí UR nebo proudu IR zpracovávat na referenčním vstupu i časově proměnné napětí u1 nebo proud i1 u2 = D . u1 D kladné i záporné hodnot, u1 pouze jedné polarity  dvoukvadrantový násobicí DAC D kladné i záporné hodnot, u1 obojí polarity  čtyřkvadrantový násobicí DAC požadavky na elektronické spínače - obě polarity i velký rozsah hodnot napětí nebo proudu, většinou tranzistory FET Násobicí převodník DAC ve zpětné vazbě operačního zesilovače uDAC = u2 . D

20 princip převodníku DAC s mezipřevodem na šířku impulsu
Nepřímé převodníky DAC mezipřevod vstupního čísla na jiný diskrétní signál, který je teprve převeden na výstupní analogový signál u podle druhu měronosné veličiny pomocného signálu rozeznáváme a) nepřímé převodníky DAC s mezipřevodem na šířku impulsů, b) nepřímé převodníky DAC s mezipřevodem na počet impulsů princip převodníku DAC s mezipřevodem na šířku impulsu konstantní délka převodu, šířka impulsu závisí na převáděném čísle, střední hodnota napětí u za filtrem typu DP je přímo úměrná převáděnému číslu C, používají se také v přesných kalibrátorech napětí

21 Sériové převodníky DAC
princip postupného řízeného kvantování referenčního napětí číslicovým signálem a sčítání váhových kvant jednotlivých bitů číslicového signálu sériový číslicový signál DS řídí spínač S, který při DS = 1 připojuje kladné referenční napětí UR do analogové sčítačky v analogové sčítačce se toto napětí sčítá s napětím uk-1, jež je udržováno na výstupu analogové paměti jako výsledek předchozího taktu převodu T k-1 součet napětí se dělí 2 a uloží se opět do analogové paměti vstupní n -bitové číslo se tedy převede na analogový signál postupně, a to celkem v n taktech taktování zajišťuje řídicí obvod s generátorem hodinových impulsů tento typ DAC se velmi často vyrábí v technologii s přepínanými kapacitory, přičemž dělením náboje na polovinu paralelním spojením dvou stejných kapacitorů se dosahuje přesné dvojkové kvantování výstupního napětí

22 Analogově digitální převodníky ADC
Převod vstupního napětí u nebo proud i na číslicový signál D kvantovací chyby převodníku analogově digitální převod kvantování analogového signálu v čase (vzorkování), kvatování referenčního signálu v amplitudě, kódováním a dekódováním číslicového signálu

23 Ideální převodní charakteristika převodníku ADC
statické parametry ADC rozlišení převodníku ADC přesnost převodníku - odchylka skutečné převodní charakteristiky od ideální dynamický rozsah převodníku – udává se počtem efektivních bitů převodníku, prakticky reprezentuje odstup signálu od šumového pozadí chyby převodníku i přesnost ADC se uvádějí v jednotkách vstupních analogových veličin nebo v počtu uLSB, resp. iLSB nebo v procentech vstupního rozsahu převodníku převodní charakteristika 3-bitového analogově digitálního převodníku chyby převodníku ADC chyba napěťového posunu (offset), chyba zisku, chyba linearity (nelinearita), chyba monotónnosti (nemonotónnost) dynamické vlastnosti ADC doba převodu nebo přesněji rychlost nebo četnost převodů ADC, doba převodu je reciproká hodnota rychlosti převodu, u mnohých převodníků ADC je doba převodu totožná s dobou vzorkování

24 Chyby převodníků ADC a) b) c) chyby převodní charakteristiky převodníku: a) chyba posunu, b) chyba zisku, c) nelinearita není zakreslena chyba vznikající nemonotónním průběhem převodní charakteristiky

25 Komparační převodníky ADC
srovnávají vstupní napětí s kvantovaným referenčním napětím hodnota D číslicového výstupního signálu je určena počtem odpovídajících kvant referenčního napětí komparace vstupního a referenčního napětí se může z časového hlediska uskutečnit současně nebo postupně paralelní typ - vstupní signál je přiveden paralelně na řadu komparátorů, které srovnávají se sadou napěťových referenčních hladin

26 Převodníky ADC s postupnou komparací
zmenšení počtu komparátorů, dodržení velké rychlosti převodu byly vyvinuty analogově digitální převod po sekcích počínaje nejvyššími bity, číselný výsledek S1 prvního převodu ADC 1 vstupního napětí se převádí zpět převodníkem DAC 1 na napětí, které se odečítá od vstupního napětí rozdílovým zesilovačem RZ1 výstupní napětí RZ1 se komparuje další sekcí s ADC 2, číselný výsledek S2 druhého převodu ADC 2 je převeden převodníkem DAC 2 opět na napětí, které se odečítá od vstupního napětí rozdílovým zesilovačem RZ2 výstupní napětí RZ1 se komparuje další sekcí s ADC 3, atd. naposledy se již nepoužívá zpětný převod DA

27 Kompenzační převodníky ADC
princip kompenzace vstupního napětí uvst kompenzačním napětím uDAC generovaným převodníkem DAC, který je řízen řídicím obvodem analogově digitální převod je ukončen, je-li rozdíl | uvst - uDAC | < uLSB řídicí obvod je časován impulsy z generátoru hodinových impulsů a řízen napěťovým vyhodnocovacím komparátorem číslicový signál D se odebírá z výstupu řídicího obvodu v paralelním tvaru na výstupu komparátoru je výsledek převodu v sériovém tvaru podle způsobu funkce řídicího obvodu se rozlišují kompenzační převodníky ADC s přírůstky napětí převodníku DAC shodné velikosti převodníky s postupnou aproximací - přírůstky odstupňované velikosti

28 b) pro malé vstupní napětí
a b časový průběh napětí v kompenzačním převodníku ADC a) pro velké vstupní napětí , b) pro malé vstupní napětí

29 Sledovací převodník ADC
použitím poněkud složitějších rozhodovacích obvodů a vratného čítače lze kompenzační převodník provozovat jako poměrně rychlý při správné činnosti a dodržení časových relací může být chyba kompenzačního napětí uDAC proti správné hodnotě uVST nejvýše ±uLSB podmínkou je, aby převodník nebyl přetížen nadměrnou strmostí převáděného signálu přípustná strmost S vstupního napětí může být k principu činnosti sledovacího převodníku ADC

30 Kompenzační převodník ADC
s postupnou aproximací srovnává vstupní napětí postupně s napětími odpovídajícími jednotlivým vahám, nejvyšší váhou (MSB) počínaje a nejmenší (LSB) konče, řídicí obvod = posuvný registr, převod se začíná zápisem logické jedničky do posuvného registru na pozici MSB, tato jednička se postupně v dalších krocích posouvá po všech bitech n–bitového slova C, tím se postupně přidávají jednotlivá váhová napětí a komparují se se vstupním napětím převodníku, podle reakce komparátoru se na dané pozici bitu 1 i v dalších krocích ponechá (když uVST > uDAC) nebo se nahradí 0 (když bylo už uVST ≤ uDAC ) pro libovolně velké vstupní napětí z povoleného rozsahu uVST   0; UM) probíhá převod v n-bitovém převodníku vždy právě v n taktech, doba převodu je konstantní

31 Časový diagram převodu s postupnou aproximací
a) pro velké uVST, b) pro malé uVST

32 Integrační převodníky ADC
používají princip integrace vstupního napětí a mezipřevodu doby integrace na výstupní číslicový signál převodníky s mezipřevodem na kmitočet, převodníky s mezipřevodem na šířku impulsu, základní stavební jednotkou těchto převodníků ADC je přepínaný integrátor Integrační převodník ADC s mezipřevodem na kmitočet Ti = doba, za kterou výstupní napětí zesilovače dosáhne komparační úrovně U1 0 potom komparátor KOMP. 1 překlopí a vyrobí proudový impuls s nábojem , Q1 = - I . TR = - CUR, f = = D = = = konst . uVST

33 Integrační převodník ADC s mezipřevodem na časový interval s dvojsklonnou integrací
ui (T1) = uVST integrátor integruje referenční napětí po dobu T2, danou dosažením nulové hodnoty výstupního napětí ui jakmile výstupní napětí integrátoru projde nulou, signalizuje tuto situaci komparátor a vynuluje klopný obvod KO2. Signálem z jeho výstupu se rozpojí spínač S2 a uzavře hradlo H2. Na výstupu čítače zůstane číslo D odpovídající době T2 =

34 uVST . = UR . pro číslo D platí D = =
vyskytuje-li se na vstupu převodníku kromě měřeného napětí uVST i periodické rušivé superponované napětí ur , pak dobu T1 integrace volíme násobek periody Tr rušivého napětí integrátor pak totiž toto napětí účinně potlačuje bez ohledu na jeho velikost .

35 Integrační převodník ADC s mezipřevodem na časový interval s trojsklonnou integrací
n –bitový čítač rozdělen na dvě stejné části, přičemž impulsy z generátoru mohou být podle potřeby přiváděny na vstup kterékoliv části na počátku převodu se vynuluje celý čítač a sepne spínač S1, vstupní napětí uVST je integrováno po určitou konstantní dobu T1, závislou na počtu hodinových impulsů pro naplnění druhé části čítače

36 přičemž každý hodinový impuls mění stav čítače o hodnotu 2n/2
pro naplnění celého čítače je potřeba N1 impulsů T1 = N1/(2n/2 . fH) T2 = T3 = u = uVST T1 + URT = 0

37 srovnání doby převodu převodníků s dvojsklonnou a trojskolonnou integrací
uvažujme u obou převodníků maximální vstupní napětí převodník s dvojsklonnou integrací načítá ND = 2.2n hodinových impulsů převodník s trojsklonnou integrací načítá pouze NT = 3.2n/2 hodinových impulsů TD je doba převodu převodníku s dvojsklonnou integrací TT je doba převodu převodníku s trojsklonnou integrací pro 12 bitů převodu s dvojsklonnou integrací přibližně čtyřicetkrát delší

38 Modulace sigma-delta umožňuje snížit tok dat nutných pro přenos číslicového signálu místo přenosu hodnoty vzorku se přenáší pouze přírůstek hodnoty komparátor vyhodnocuje pouze rozdíl vstupního napětí uVST(t) a aproximačního napětí sS(t), sestávajícího ze stupínků  s s délkou TV zpětná rekonstrukce analogového signálu je relativně jednoduchá. digitální signál sMD(t) se pouze integruje a výsledný signál se vyhladí filtrem typu DP princip modulace delta blokové schéma pro modulaci delta

39 Adaptivní modulace delta (víceúrovňová)
zlepšuje vlastnosti modulátoru při rychlých změnách vstupního signálu avšak za cenu větší složitosti a většího počtu přenášených bitů

40 blokové schéma pro modulaci sigma-delta
zjednodušené zapojení pro modulaci sigma-delta

41 Převodníky ADC typu sigma-delta
převodník ADC s modulátorem sigma-delta 1. řádu modulátor  -  převádí vstupní analogový signál na jednobitový digitální signál (Kfs) posloupnost nul a jedniček se v rámci bloku vede zpět do 1-bitového převodníku DAC výstupní analogový signál převodníku DAC může nabývat pouze hodnoty ± UREF decimátor - výstup decimátoru s požadovaným rozlišením po potřebném počtu vzorků četnost čtení digitálního výstupu decimátoru a kmitočet vzorkovacího signálu se liší jejich vzájemný poměr je označen K – obvykle koeficient převzorkování decimátor - funkce digitální DP (nejjednodušší digitální podobou je čítač)

42 pro n–bitové rozlišení by musel být koeficient převzorkování roven K = 2n
decimátory - převzorkování obvykle nebývá vyšší než 128 kvantovací šum přenos modulátoru  -  lze matematicky vyjádřit součtem dvou členů (zlomků), jeden z nich představuje přenos správného vstupního signálu a druhý obsahuje šumové složky (kvantovací šum) linearizovaný model modulátoru s modelovým zdrojem kvantovacího šumu vstupní signál je filtrem typu dolní propust omezen nejvýše na fs/2 pak nenastává překrývání postranních pásem ve spektru vzorkovaného signálu (aliasing)

43 klasická digitalizace s předřazeným „antialiasing“
filtrem blokové schéma, b) úprava signálu v kmitočtové oblasti vliv převzorkování stejného signálu na výsledný šum a) klasická digitalizace právě při splnění vzorkovacího teorému, b) snížení šumu při čtyřnásobném převzorkování

44 překreslené blokové schéma převodníku ADC typu  - 
převodník ADC typu  -  s kombinovanou analogovou a digitální filtrací (blokové schéma, vliv převzorkování v kmitočtové oblasti) překreslené blokové schéma převodníku ADC typu  -  s převzorkováním a decimací koeficientem K

45 decimátor (vlastně digitální DP):
jeho n–bitový výstupní digitální signál můžeme odebírat s četností fS podle Nyquistova kritéria tedy vstupní signál může obsahovat nejvýše kmitočty fS/2 vstupní signál se však v modulátoru  -  vzorkuje s kmitočtem KfS vstupní antialiasingový filtr nesmí propustit složky s kmitočtem vyšším než KfS/2 kmitočtový rozbor chování modulátoru  -  s ohledem na kvantovací šum byl zatím proveden jen na okrajích pásma ( = 0 a ) rozložení kvantovacího šumu se díky analogové filtraci integrátorem modulátoru změnilo: celková plocha obdélníku se nezměnila, změnil se však jeho tvar, maximum teď neleží mezi kmitočty 0 a fS/2, ale mezi kmitočty fS/2 a KfS/2 tuto část spektra však odfiltruje digitálních filtr (decimátor) převodníku – tzv. posun kvantovacího šumu ten je ve skutečnosti zdrojem vynikajících vlastností převodníků - (přesnost!!)

46 samotný modulátor  -  digitalizuje analogový signál s velmi malým rozlišením, kombinací metod je však výsledné rozlišení mnohem vyšší: převzorkování (oversampling), posunutí šumu (noise shaping), digitální filtrace (digital filtering), k přizpůsobení vysokého vzorkovacího kmitočtu (díky převzorkování) reálným vzorkovacím požadavkům slouží decimace Predikční převodník (predictive converter) ADC digitální integrátor: H(z) známe-li signál x(t) po určitou dobu, můžeme předpovědět signál, který je jeho pokračováním, tento extrapolační proces: predikace, odchylka e(t) mezi aktuálním a předpovězeným vzorkem je kvantována 1-bitovým převodníkem ADC, velikost kroku kvantovače je přizpůsobena → zmenšení kvantovacího šumu

47 Převodníky ADC  -  odchylka (rozdíl) měřeného vstupního napětí x(t) a rekonstruovaného napětí x(kT) je nejprve integrována analogovým integrátorem, řád integrátoru určuje chování a řád převodníku, digitalizování 1–bitovým převodníkem ADC v časových okamžicích kT, převodník ADC typu sigma-delta výsledný sled nul a jedniček ovládá ve zpětné vazbě 1-bitový převodník ADC, na jehož výstupu je napětí UR při vstupní 1 a napětí –UR při vstupní 0 střední hodnota tohoto pravoúhlého signálu x(kT) musí odpovídat v ustáleném stavu okamžité hodnotě měřeného signálu x(t) v čase kT

48

49 příklad podrobnějšího zapojení převodníku ADC typu  - :
vstupním signálem je proud iIN(t) v rozsahu –IR až +IR, jako integrátor je použit kapacitor C, který integruje rozdíl měřeného proudu iIN(t) a výstupního -IR nebo +IR z 1 –bitového DAC s proudovým výstupem příklad řešení převodníkem ADC typu  -  bez decimátoru

50 Převodníky DAC typu sigma-delta