Klopné obvody pro realizaci čítačů a registrů

Prezentace na téma: "Klopné obvody pro realizaci čítačů a registrů"— Transkript prezentace:

1 Klopné obvody pro realizaci čítačů a registrů

2 Čítače, děliče frekvence a registry jsou sekvenční logické obvody, které pro svoji činnost potřebují zapamatovat na určitou dobu informaci „0“ či „1“. Pro realizaci těchto zařízení se používají klopné obvody, jejichž základem je SR obvod. Pracuje se s těmito typy : Klopný obvod D (Delay) Je to jednovstupový klopný obvod a používá se k vytvoření zpoždění vstupního signálu. Používá se též jako dělič frekvence, který je základem čítačů. Řízení tohoto obvodu může být statické nebo dynamické. Při statickém řízení vstupní data přicházejí na vstup D (Data) a doba zpoždění je určena vnitřními vlastnostmi klopného obvodu, obvykle se jedná o nanovteřiny. Pro vytvoření velkého zpoždění je nutné vytvořit kaskádu mnoha klopných obvodů. Při dynamickém řízení vstupní data přicházejí na vstup D (Data) a doba zpoždění je určena okamžikem příchodu řídícího impulsu (hodin = clock) na vstup C. Doba zpoždění jedním klopným obvodem je mnohonásobně větší než při statickém řízení. D T Statické řízení D T C Dyn. řízení

3 Klopný obvod JK Je to dvouvstupový klopný obvod, který vychází z SR obvodu a odstraňuje zakázaný stav. Podle pravdivostní tabulky jsou plně funkční všechny čtyři stavy vstupních signálů. Z tohoto obvodu lze vytvořit dělič frekvence => čítače a vytvořit registry. Řízení tohoto obvodu může být statické nebo dynamické. J T K Dyn. řízení C J T K Statické řízení Klopný obvod T (Trigger) Je to jednovstupový klopný obvod, který lze použít jako dělič frekvence nebo spouštěč. Řízení tohoto obvodu může být statické nebo dynamické. T Statické řízení T C Dyn. řízení