Tato prezentace byla vytvořena

Prezentace na téma: "Tato prezentace byla vytvořena"— Transkript prezentace:

1 Tato prezentace byla vytvořena
v rámci projektu Orbis pictus 21. století

2 OB21-OP-EL-CT-JANC-M-3-002
Klopné obvody RS a D OB21-OP-EL-CT-JANC-M-3-002

3 Klopné obvody Klopné obvody jako paměťové členy jsou nejjednodušší sekvenční logické obvody. Jedná se o obvody Moorova typu, protože hodnota jejich výstupu je totožná s vnitřním stavem. Užívají se jako paměťové členy v sekvenčních obvodech a jednak jako samostatné funkční bloky např, v posuvných registrech, v čítačích, ve statických pamětech apod.

4 Klopné obvody Úkolem klopných obvodů je zaznamenat přítomnost přechodné informace a uchovat tento stav i tehdy, když informace zmizí. Klopné obvody jsou tedy elementární paměti. Jejich výstupní stavy se mění skokem mezi dvěma hodnotami logických úrovní.

5 Klopné obvody Podle počtu stabilních stavů dělíme klopné obvody na:
monostabilní – mají jeden stabilní a jeden nestabilní stav bistabilní - mají dva stabilní stavy astabilní – nemají žádný stabilní stav Dále se budeme zabývat bistabilními klopnými obvody a jejich aplikacemi.

6 Klopný obvod RS Klopný obvod RS má dva vstupy R a S, výstup Q a jeho negaci. Vstup S (SET – nastavení) slouží jako vstup signálu, kterým se nastavuje klopný obvod do logické 1. Přivedeme-li na vstup S logickou 1, přejde výstup Q do stavu Q = 1.

7 Klopný obvod RS Vstup R (RESET – nulování) slouží jako vstup signálu pro nulování klopného obvodu. Přivedeme-li na R logickou 1, přejde výstup Q do stavu Q = 0 a Q non = 1. Schematické znázornění RS klopného obvodu je na obr.1

8 Obr. 1 Vstupy a výstupy RS klopného obvodu
Klopný obvod RS Obr. 1 Vstupy a výstupy RS klopného obvodu

9 Klopný obvod RS Klopný obvod RS má dva stabilní stavy Q = 1 a Q = 0.
Současně musí platit, že výstup Q non je negací výstupu Q. Tedy je-li výstup Q =1 pak Q non = 0 a naopak je –li výstup Q = 0 pak Q non = 1.

10 Klopný obvod RS – princip činnosti
Princip činnosti shrneme do následujících bodů: Pokud přivedeme na vstupy R a S nulový signál (R=S=0), pak klopný obvod zůstává v předchozím stavu (pamatuje si jej – má paměťové chování) Přivedeme-li na nastavovací vstup S signál S=1 a na nulovací vstup R signál R=0, přejde klopný obvod na výstupu Q do stavu logické 1 (Q=1) nezávisle na předchozím stavu a zůstane v něm i po skončení signálu na vstupu S (má jednotkové chování)

11 Klopný obvod RS – princip činnosti
Přivedeme li na nulovací vstup R signál R=1 a na nastavovací vstup S signál S=0, přejde klopný obvod na výstupu Q do stavu logické 0 (Q=0) nezávisle na předchozím stavu a zůstane v něm i po skončení signálu na vstupu R (má nulové chování) Současné přivedení signálů na vstupy R=1 a S=1 znamená, že se mají u klopného obvodu nastavit do stavu logická 1 současně oba výstupy Q i Q non, což odporuje funkci klopného obvodu, a proto je tento stav zakázaný.

12 Obr. 2 Pravdivostní tabulka RS klopného obvodu
Klopný obvod RS Činnost klopného obvodu je možné popsat: pravdivostní tabulkou anebo mapou chování klopného obvodu, která lépe popisuje chování klopného obvodu než tabulka přechodu. Obr. 2 Pravdivostní tabulka RS klopného obvodu

13 Obr. 3 Mapa chování RS klopného obvodu
Klopný obvod RS Obr. 3 Mapa chování RS klopného obvodu

14 Klopný obvod RS V mapě chování klopných obvodů rozlišujeme 4 typy chování klopného obvodu: P – paměťové chování – obvod si pamatuje svůj předcházející stav K – klopné chování – obvod se překlopí do opačného stavu v němž se nachází a to z 0 do 1 anebo z 1 do 0 J – jednotkové chování – obvod se nastaví do stavu logické 1 nezávisle na tom v jakém stavu se nacházel předtím

15 Klopný obvod RS N – nulové chování – obvod se nastaví do stavu logické 0 nezávisle na tom v jakém stavu se nacházel předtím X – vyjadřuje v mapě chování klopného obvodu nedovolenou kombinaci vstupních proměnných (vstupů)

16 Klopný obvod RS Pravdivostní tabulka, časové diagramy i diagram přechodů odpovídají zapojení RS klopného obvodu z hradel NOR, jak je znázorněno na obr. 4a. Stejnou funkci má i zapojení na obr. 4b, kde je sice klopný obvod sestaven z hradel NAND, ale jsou jim předřazeny invertory.

17 Obr. 4 Klopný obvod RS sestavený z hradel a) NOR, b) NAND

18 Klopný obvod RS Na obr. 5 je znázorněn časový diagram signálů RS klopného obvodu. Je z něho patrná funkce RS klopného obvodu, nastavení a nulování výstupu Q klopného obvodu v závislosti na průběhu vstupů R a S.

19 Obr. 5 Časový diagram klopného obvodu RS
Klopný obvod RS Obr. 5 Časový diagram klopného obvodu RS

20 Klopný obvod RS Na obr. 6 je znázorněn diagram přechodů RS klopného obvodu se signály odpovídajícími pravdivostní tabulce na obr. 2. Diagram přechodů znázorňuje graficky způsob přechodu mezi oběma stavy klopného obvodu a uvádí, kterými hodnotami budících vstupů jsou tyto přechody vyvolány.

21 Obr. 6 Diagram přechodů klopného obvodu RS
Klopný obvod RS Obr. 6 Diagram přechodů klopného obvodu RS

22 Klopný obvod RS Klopný obvod RS může být vytvořen několika způsoby a z různých hradel a podle toho se také chová. Rozlišuje především klopné obvody z hradel NOR a NAND. Klopné obvody RS mají zavedenu stoprocentní stejnosměrnou zpětnou vazbu z výstupu jednoho hradla na vstup hradla druhého.

23 Klopný obvod RS Jejich vstupy jsou označeny jako R a S a výstupy jako Q a Q s čarou (dále Q non). Výstup Q non je k výstupu Q inverzní. To platí kromě zakázaného stavu, ve kterém jsou oba výstupy ve stavu stejném a to log. 1 pro NAND a log 0 pro NOR.

24 Klopný obvod RS Klopný obvod (KO) z hradel NAND je ve výchozím stavu, když je na obou vstupech log 1. Pokud na SET přivedeme log 0 hradlo se překlopí tak, že na výstupu Q bude log 0. Pokud tam již log. 0 byla, potom obvod v tomto stavu zůstane.

25 Klopný obvod RS Pokud se vrátíme do výchozího stavu tak informace, která byla na výstupech na nich zůstane i nadále. A to tak dlouho, dokud nepřivedeme log. 0 na RESET, potom se hradlo překlopí a výstupní informace se změní. Obdobně tomu je i u klopných obvodů s hradly NOR. Pouze je zaměněn stav výchozí. V něm jsou zde oba vývody v log 0, a zakázaný stav je, když jsou na obou vstupech log 1.

26 Klopný obvod typu D Při použití S-R klopného obvodu jako jednobitové paměti má paměť dva vstupy. Hodnota na jednom jejím vstupu musí být negací hodnoty na druhém vstupu. Potřebu dvou vstupů lze snadno odstranit jednoduchou úpravou. Spojíme-li vstupy R a S klopného obvodu RST přes invertor, zabráníme tak vzniku zakázaného stavu na výstupu klopného obvodu. Spojený vstup označíme D a získáme tak obvod, kterému říkáme D klopný obvod. Ten je znázorněn na obr. 9.

27 Klopný obvod typu D Stav na vstupu D je přenášen na výstup po celou dobu trvání taktovacího impulsu na úrovni logická 1. Taktovací vstup T se též někdy označuje písmenem C anebo CP. Obr . 9 Klopný obvod typu D

28 Obr. 10 Pravdivostní tabulka D klopného obvodu
Klopný obvod typu D Obr. 10 Pravdivostní tabulka D klopného obvodu Použití D-klopného obvodu jako 1-bitové paměti: T = 0  udržování předchozího stavu T = 1 D = 0  zápis 0 D = 1  zápis 1

29 Typy klopných obvodů Obvody typu latch
Předchozí obvody s hodinovým vstupem měnily svůj stav, pokud hodinový vstup měl hodnotu 1. Přidáním invertoru před hodinový vstup je lze upravit tak, že budou měnit svůj stav tehdy, když hodinový vstup bude mít hodnotu 0. Zda je obvod aktivní při hodinovém vstupu rovném 1 nebo nule, lze vytušit z jeho schématické značky:

30 Typy klopných obvodů Obvody typu latch
Latch obvody reagují na změny na svých vstupech po celou dobu trvání hodinového pulsu. Pokud mají latch klopné obvody pracovat korektně, je třeba, aby po ustálení hodnot na jejich vstupech se již hodnota jejich vstupů po celou dobu trvání hodinového pulsu neměnila.

31 Typy klopných obvodů Obvody typu latch
D klopné obvody typu latch se vyrábějí jako integrované obvody s označením 7475 a 7477 jako čtveřice bistabilních obvodů. Hlavní nevýhody klopných obvodů řízených úrovní jsou: Možnost změny výstupu po celou dobu aktivní napěťové úrovně na taktovacím vstupu Nemožnost použít tyto obvody v čítačích, posuvných registrech, protože by se signály na řídících vstupech klopných obvodů během aktivní úrovně taktu přenesly okamžitě až na výstup celého obvodu

32 Obvody typu flip-flop Flip-flop obvody reagují na změny na svých vstupech (mění svůj výstup) pouze během náběžné nebo sestupné hrany hodinového pulsu (T). Funkce flip-flop obvodu závisí na tvaru hodinových pulsů. Aby obvod fungoval, musí být vzestupná hrana hodinových pulsů dostatečně strmá.

33 Obvody typu flip-flop Klopné obvody typu latch a z nich vytvořené registry se většinou používají jen jako vyrovnávací paměti. Pokud se z klopných obvodů vytváří složitější sekvenční obvody, je třeba použít klopných obvodů typu flip-flop.

34 Obvody typu flip-flop Jako příklad klopného obvodu typu D řízeného náběžnou hranou může sloužit integrovaný obvod 7474. Tento integrovaný obvod obsahuje dvojici D klopných obvodů. Každý z dvojice D klopných obvodů obsahuje datový vstup D a taktovací vstup T. Dále obsahuje dvojici asynchronních vstupů R s čarou a S s čarou.

35 Obvody typu flip-flop Označení asynchronní vstup znamená, že jejich působení na stav obvodu není závislé na taktovacím vstupu. Vstupem S s čarou je možné výstup Q nastavit do jedničky, vstupem R s čarou do nuly. Buzením do vstupů R s čarou a S s čarou a se klopný obvod D chová jako RS klopný obvod.

36 Obvody typu master-slave
Problémy obvodů latch a flip-flop by nenastaly, kdyby byla u klopných obvodů výrazněji oddělena fáze načtení vstupu a přenesení odezvy na výstup. Proto se konstruují tzv. master-slave obvody. Master-slave obvod si nejdříve během náběžné hrany hodinového pulsu načte vstupní hodnoty a pak teprve během sestupné hrany hodinového pulsu změní svůj výstup.

37 Obvody typu master-slave
Tyto klopné obvody jsou konstruovány jako dvojčinné. Skládají se ze dvojice klopných obvodů stejného typu (např. D nebo JK apod.) zapojených za sebou, kdy první funguje: jako master a během náběžné hrany synchronizačního hodinového impulsu T načte vstupní hodnoty, a až pak teprve během sestupné hrany synchronizačního impulsu T přepíše své výstupy do druhého klopného obvodu pracujícího jako slave.

38 Děkuji za pozornost Ing. Ladislav Jančařík

39 Literatura Antošová M, Davídek V.: Číslicová technika, KOPP České Budějovice 2008 Bernard J., Hugon J., Le Covec R.: Od logických obvodů k mikroprocesorům I, SNTL Praha 1982