RLS lattice koprocesor

Prezentace na téma: "RLS lattice koprocesor"— Transkript prezentace:

1 RLS lattice koprocesor
Zdeněk Pohl

2 Předchozí výsledky – IP core
Logaritmická Aritmetika Implementace IP core Rozvrh Demo 19 % 30 % 52 % Virtex4 SX35

3 Cíle Odhadování řádu a zapomínání Vytvořit koprocesor
Dynamická rekonfigurace

4 Odhadování řádu a zapomínání
Hypotézy: řád modelu, zapomínání h1 = (řád 2, zap. 0.98), h2 = (řád 3, .99) Výsledek p(h1| Data), p(h2| Data) Pro každou hypotézu jeden RLS filtr Výhoda: Struktura RLS Lattice Order Update Order Update Order Update Order Update Input Řád 1 Řád 2 Řád 3 Řád 4

5 LNS aritmetika Číslo v LNS Odmocnina Obecná mocnina Podíl mocnin LNS19
8 bit, 10 bit LNS32 S 8 bit, 23 bit

6 Výpočet pravděpodobností
Aktualizace pravděpodobností Normalizace a zapomínání RLS Lattice 0.98 RLS Lattice 0.99 p1 p2 Normalizace a zapomínání

7 Implementace koprocesoru
EDK System Generator 89 % z Virtex4 SX35

8 Konfigurovatelnost Paralelní režim Pipeline režim Odhadování hypotéz
Vysoký výkon RLS Lattice RLS Lattice

9 Dynamická rekonfigurace (1)

10 Dynamická rekonfigurace (2)
Microblaze 1x SW Lattice Lattice 1 Lattice 2 Lattice 3 Lattice 4 ALU 2x A/S 4xMUL 4xDIV Lattice 1 Mem Lattice 2 Mem Lattice 3 Mem Lattice 4 Mem Lattice1 Mem float2log FSL0 Redirect Call Operace Čas / Řád Konverze 411 μs Reorganizace 3.9 μs Microblaze 1x SW Lattice Lattice 1 Lattice 2 Lattice 3 Lattice 4 ALU 2x A/S 4xMUL 4xDIV Lattice 1 Mem Lattice 2 Mem Lattice 3 Mem Lattice 4 Mem Lattice1 Mem FSL0 Redirect Activate All Pipeline split state

11 Dynamická rekonfigurace (3)

12 Závěr Vytvořen konfigurovatelný koprocesor
Odhadováním řádu a zapomínání Podpora vnitřní reorganizace Max. Výkon 82 MFLOP což je 20x více než SW řešení na 4x větších hodinách