ALTERA Stratix – LE až 7427 Kbitů RAM tři bloky RAM pamětí rychlé DSP bloky až 12 PLL (4+8 rychlých) až 16 globálních hodin a 22 zdrojů podpora rychlých externích pamětí RAM podpora mnoha rychlých IO standardů

Přehled

Funkční popis řádkové a sloupcové propojení mezi LAB, paměťovými bloky a DSP každý LAB (logic aray block) se skládá z 10 LE (logic element), bloky jsou v řádcích a sloupcích M512 (576b) dual port paměti ve sloupcích mezi LAB M4K dual port paměť se 4kbity (4608b), bloky mezi určitými LABs M-RAM 512Kb dual port paměť uvnitř log. pole DSP bloky až 36x36b ve dvou sloupcích I/O piny ovládané IOE (IO element) umístěné na koncích řádků a sloupců, vysokorychlostní sériové rozhraní

Blokový diagram

Přehled

Struktura a propojení LAB

LAB každý LAB obsahuje 10 LE, kontrolní signály, lokální spojení, LUT (look up table) (logická funkce) a registry přímé spojení lze provést v rámci LAB nebo se sousedními LAB, M512 RAM, M4K RAM nebo DSP

Přímé spojení

Přehled řídících signálů

LE logic element obsahuje čtyřvstupovou LUT (log. funkce) programovatelný registr (D,T,JK,SR), řetězec carry podporuje dynamické přičítání a odčítání bitů všechny typy propojení:lokální, řádkové, sloupcové, řetězení LUT, řetězení registrů a přímé propojení pracuje v normálním nebo aritmetickém módu LE logic element

LE normální mód vhodný pro realizaci logických a kombinačních funkcí

LE aritmetický mód vhodný pro realizaci sčítaček, čítačů, komparátorů...

R4, R8 a R24 interconnect horizontální spojení přes 4(R4), 8(R8) nebo až 24(R24) sloupců

C4,C8 a C16 interconnect vertikální spojení přes 4(C4), 8(C8) nebo až 16(C16)řádků

Paměť M512 RAM bloky 576 bitů RAM (s paritou) může být konfigurována v několika módech: dual/single port RAM, FIFO, ROM a shift registr může mít různé hodinové/datové vstupy a výstupy propojení – lokální, přímé, R4, R8, C4, C8

Paměť M512 RAM

bloky 4608 bitů RAM (s paritou) šířka slova 16, 18, 32 nebo 36 bitů může být konfigurována v několika módech: dual/single port RAM, FIFO, ROM a shift registr může mít různé hodinové/datové vstupy a výstupy propojení – lokální, přímé, R4, R8, C4, C8 Paměť M4K RAM

Paměť M-RAM bitů RAM (s paritou) šířka slova 8(9), 16(18), 32(36), 64(72) nebo 128(144) bitů (s paritou) může být konfigurována v několika módech: dual/single port RAM a FIFO může mít různé hodinové/datové vstupy a výstupy propojení – přímé, R4, R8, C4, C8

Paměť M-RAM umístění bloků M-RAM se liší podle typu součástky

Bloky DSP lze užít na FIR/IIR filtry, FFT, DCT,... speciální operace – násobení a součet nebo akumulace a pod. nastavitelná násobička jako osm 9x9bitů, čtyři 18x18 bitů nebo jedna 36x36 bitů operace s nebo bez znaménka uspořádání ve sloupcích vstupní a výstupní registry propojení – přímé, R4, R8, C4, C8

Bloky DSP

Hodiny až 16 vstupních pinů pro hodiny až 16 globálních hodin hodiny lze zavést do všech bloků LE, IOE, RAM, DSP různé módy regionálních hodin 22 zdrojů hodin 16 globálních 4 regionální a 2 rychlé regionální programovatelné PLL

Hodiny

I/O vlastnosti vyhovuje 3,3V 64bit 133MHz PCI- X JTAG ( Joint Test Action Group ) a BST ( boundary-scan test ) podpora třístavové budiče nastavení rychlosti přeběhu programovatelný pull up rezistor programovatelné zpoždění nastavitelný výstup jako otevřený kolektor nastavení výstupního napětí a proudu (3,3V, 2,5V, 1,8V, 2-24mA podle IO standardu) 1,5 – 3,3V tolerantní vstupy DDR (double data rate) registry

I/O propojení

I/O struktura

IO podporované standardy

Stratix GX postaven na podobné architektuře jako Stratix obsahuje 4 až 20 kanálů vysokorychlostních transceiverů až 3,125 Gbps obsahuje jednotky na obnovu signálů kompatibilní s PCI expres, Gigabit Ethernet, SDI,... nastavení zakončovacích odporů programovatelné výstupní napětí gigabit transceivery na jedné straně obvodu

Porovnání

Přehled

Blokové schéma