Zavedení výuky programování hradlových polí FPGA ve VHDL Školení pedagogů Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.
Účast na školení (polovina míst) byla nabídnuta - SPŠ Zlín - SPŠ Uherské Hradiště - ISŠ - COP Valašské Meziříčí Druhou polovinou účastníků byli kmenoví pedagogové SŠIEŘ Rožnov pod Radhoštěm
Základního kurzu VHDL se zúčastnili pedagogové z následujících škol - 2 SPŠ Zlín - 2 SPŠ Uherské Hradiště - 2 ISŠ - COP Valašské Meziříčí - 6 SŠIEŘ Rožnov pod Radhoštěm
Kurzu softcore procesoru PicoBlaze se zúčastnili pedagogové z následujících škol - 2 SPŠ Zlín - 2 SPŠ Uherské Hradiště - 2 ISŠ - COP Valašské Meziříčí - 6 SŠIEŘ Rožnov pod Radhoštěm
Kurzu softcore procesoru MicroBlaze se zúčastnili pedagogové z následujících škol - 2 SPŠ Uherské Hradiště - 4 SŠIEŘ Rožnov pod Radhoštěm
Několik fotek ze školení
Dotazy Případné dotazy k projektu zasílejte na Ing. Jiří Král manažer projektu Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.