ADC / DAC
Analog Digital Converter (ADC) Jádra 56F802X a 56F803X obsahují 2 A/D převodníky s parametry: 12 bitové rozlišení Max. hodinová frekvence ADC je 5,33MHz → perioda je 187ns Umožňuje synchronizaci od PWM – vstupy SYNC0/1 Umožňuje vyvolat přerušení na konci převodu, při průchodu nulou nebo při překročení dvou nastavitelných limitů (High limit, Low limit) Korekce vzorků odečtením od programovatelné hodnoty offset Znaménkový nebo bezznaménkový výsledek Jednoduché (single ended) nebo rozdílové (differential) vstupy
Popis funkce ADC 2x 8 kanálů, dvě nezávislé S/H jednotky, dva oddělené 12bit AD převodníky Vyvedeny jsou pouze 2x3 kanály u 56F802X nebo 2x4 kanály u 56F803X Operační módy: Once Sequential Once Parallel Loop sequential Loop parallel Triggered sequential Triggered parallel Módy MUX jednotky: Sigle ended – ANA0-ANA7 Differential – ANA0/ANA1 Výstupy jsou normovány (12bit převodník → 16bit sběrnice) a uloženy do RSLTn registru – SAMPLE0 → RSLT0 RSLTn registr je 16 bitový (RSLT0-RSLT7 – ADC_A, RSLT8-RSLT15 – ADC_B) RSLT0-RSLT7 umožňuje korekci OFFST registrem – znaménkový výsledek
Start ADC (re-synchronizace) Parallel simulataneous (souběžný) Oba převodníky startovány stejným START bitem nebo SYNC signálem Nemusíme čekat dalších pět systémových hodinových cyklů než začne převod Parallel non-simulataneous (nesouběžný) Každý převodník startován vlastním START bitem nebo SYNC signálem První převod nemusí čekat, ale druhý musí počkat na vzestupnou hranu ADC hodinového signálu
Synchronizace ADC s PWM Vzrokování probíhá 2x za periodu PWM – snímá se střední hodnota proudu Vzorkování napomáhá filtraci měřeného proudu – tzv. antialiasing Při vypnutém spínacím prvku jsou vzorky bez šumu
Přerušení vyvolávaná ADC Každý kanál převodníku ADC_A má svůj vlastní programovatelný High limit registr, Low limit registr a zero-crossing registr, které při rovnosti hodnot vyvolá přerušení Na konci převodu všech 8 kanálu z převodníku ADC_A i ADC:B je rovněž umožněno vyvolat přerušení ADC umožňuje vyvolávat tato přerušení bez zásahu mikroprocesoru
Manipulace s daty result registrem OFFST – nastavitelný OFFSET registr, který umožňuje znaménkovou korekci jedno polaritního signálu RSLTn – výsledkové registry HILIM – High limit register (v předchozím obrázku označen jako Upper limit) LOLIM – Low limit register (v předchozím obrázku označen jako Lower limit) Zero crossing Logic - v předchozím obrázku označen jako Threshold limit
Manipulace s daty Data uložena v 16bit result registru Znaménko12bitůvolné místo 3bity
Digital Analog Converter (DAC) Externí DAC připojený přes SPI s obvodem TLV5614 : 12 bitové rozlišení 4 výstupy Rozsah 0-Ucc (Ucc=2,7 – 5,5V) Max. hodinová frekvence SPI je 20MHz Nastavitelná doba převodu 3 nebo 9μs Knihovna spi_dac.c, h Funkce write_SPI_DAC(hodnota,výstup)
SPI (Seriál Peripheral Interface) Synchronní sériové rozhraní Minimálně jeden master a jeden slave 4 vodiče MOSI, MISO, SCK, SS 4 módy