Vestavné mikropočítačové systémy xx. Týden – Paměti pro vestavné systémy.

Prezentace na téma: "Vestavné mikropočítačové systémy xx. Týden – Paměti pro vestavné systémy."— Transkript prezentace:

1 Vestavné mikropočítačové systémy xx. Týden – Paměti pro vestavné systémy

2 Přístup k datům v paměti Pouze čtení –ROM – Read Only Memory –paměť programu –obsahuje vykonávaný kód nebo konstantní data –pokud z ní má procesor bootovat, musí mít příslušné rozhraní –přestože je pouze pro čtení, musí existovat způsob, jak do ní informaci vložit… Čtení i zápis (srovnatelně rychlý a pohodlný) –RAM – Random Access Memory –operační paměť –potřeba dočasně uchovávat zpracovávaná data –rychlost by měla korespondovat s rychlostí procesoru

3 Jak „zapsat“ do ROM? Maskou –při výrobě je do paměti informace vložena tím, že se propojí nebo nepropojí příslušná místa na čipu vodivými propojkami –takhle se to možná někdy skutečně dělalo, ale je to příliš drahé –vyplatí se pří velkých sériích a neomylných programátorech Programování u zákazníka –přepalování pojistek (na jedno použití) – PROM –paměti založené na technologii plovoucího hradla bez možnosti přeprogramování – OTP mazatelné UV zářením – EPROM mazatelné elektricky – EEPROM, FLASH EEPROM/FLASH není RAM –proces mazání a zápisu je časově a energeticky náročnější než čtení –zápis není symetrický –rozlišujeme mazání a zápis –mazáním a zapisováním struktura čipu degraduje a paměť se ničí

4 PROM – přepalování pojistek ve struktuře paměťového čipu odpovídá každému bitu pojistka pojistka je vodivé propojení a definuje hodnotu příslušného bitu z výroby odchází paměť nenaprogramovaná – pojistky vedou vodivá pojistka odpovídá hodnotě 1, přepálená pojistka hodnotě 0 technologie provedení pojistky umožňuje její přepálení po průchodu definovaného elektrického proudu (programovací proud) programování se provádí pomocí programátorů proces přepalování není tak triviální, jak by se mohlo na první pohled zdát, prudké přepálení může poškodit okolí pojistky, při pomalém přepálení může pojistka v extrémním případě i „dorůst“ výrobce nemá šanci otestovat, že pojistku vyrobil dobře a že půjde přepálit, otestovat se dá pouze to, že vede

5 Technologie anti-pojistek v některých programovatelných obvodech (PLD) se používá podobná technologie tzv anti-fuses anti-pojistka je v nenaprogramované podobě nevodivá mezi dvěma kovovými vrstvami je nanesena tenká vrstva amorfního křemíků, který je nevodivý působením silného elektrického pole se amorfní křemík změní na polykrystalický, který už elektrický proud vede poměrně dobře

6 Plovoucí hradlo nenaprogramovaná buňka funguje jako běžný NMOS tranzistor – prahové napětí cca 1V dráha elektronů procházejících kanálem je elektrickým polem zakřivována směrem k hradlu pokud elektron získá dostatečnou energii, může projít hradlovým oxidem a uvíznout v hradlu – hradlo získá negativní náboj – prahové napětí se zvýší programování spočívá ve vytvoření dostatečného pole pro injekci „horkých“ elektronů – naprogramovaná buňka má prahové napětí >U DD naprogramovaná buňka se chová jako tranzistor s vysokým prahovým napětím – nejde sepnout programování typické buňky se provádí napětím U D =12V substrát P source N + drain N + SiO 2 řídící hradlo plovoucí hradlo n-kanál

7 Odvedení náboje z plovoucího hradla Expozicí UV záření o vlnové délce 254nm – EPROM –fotony dodají zachyceným elektronům dostatečnou energii k průchodu hradlovým oxidem opačným směrem –pouzdra obvodů musí být opatřena okénkem z křemičitého skla –sluneční záření rovněž obsahuje tuto vlnovou délku – okénka naprogramovaných obvodů se přelepují –OTP obvody neobsahují okénko – nejdou vymazat, ale jsou levnější Opačně orientovaným elektrickým polem substrát P source N + drain N + SiO 2 řídící hradlo plovoucí hradlo 12V0V open

8 RAM Paměť, ze které je možné libovolně číst a zapisovat do ní Po odpojení napájení si nezachovává svůj obsah Rozlišujeme dva základní typy architektur: –Statická (SRAM) o obsah paměti se není třeba starat jedna buňka (1 bit) se skládá typicky z šesti tranzistorů nižší poměr kapacita / plocha čipu nulová statická spotřeba vysoká rychlost čtení –Dynamická (DRAM) hodnoty se uchovávají v podobě elektrického náboje v kapacitorech dochází k samovolnému vybíjení, obsah paměti je třeba občerstvovat paměťová buňka se skládá z kapacitoru a jednoho tranzistoru vysoký poměr kapacita / plocha čipu čtení je destruktivní, proto se ve čtecím cyklu musí hodnota zapsat zpět, čtení trvá déle než zápis paměť spotřebovává energii i když s ní procesor nepotřebuje pracovat, protože se musí zajistit občerstvování

9 Buňka SRAM Bistabilní klopný obvod (M 1  M 4 ) Zápisový a čtecí spínač (M 5 a M 6 )

10 Buňka DRAM row line column line

11 Elektrické rozhraní pamětí Paralelní –kompletní adresová a datová sběrnice + řídící signály –ROM, PROM, EPROM, SRAM, NOR FLASH –do kapacity cca 1MB na čip Multiplexované –DRAM –adresování se provádí výběrem řádku a sloupce matice –šířka adresové sběrnice odpovídá většímu rozměru (obvykle sloupci) –adresování se provede ve dvou cyklech, nejprve se zapíše adresa řádku a potom adresa sloupce –časová režie adresování je větší než u paralelního přístupu, proto se preferují sekvenční operace s autoinkrementem adresy

12 Časování DRAM Asynchronní rozhraní DRAM (starší)Synchronní rozhraní SDRAM (moderní)