Testování a diagnostika elektronických systémů

Prezentace na téma: "Testování a diagnostika elektronických systémů"— Transkript prezentace:

1 Testování a diagnostika elektronických systémů
Ing. Michal Kubík Ph.D.

2 Představení Vzdělání Pracovní zařazení Oblasti zájmu
Ph.D. v oboru Elektronika – Testování elektronických systémů automobilu Pracovní zařazení Katedra aplikované elektroniky a telekomunikací (KAE) – odborný asistent Regionální inovační centrum elektrotechniky (RICE) – junior researcher Oblasti zájmu Návrh analogových a číslicových elektronických systémů, aplikace jednočipových mikropočítačů Automobilová elektronika Diagnostika a testování, testování HW ve smyčce (HiL) Automatizace testovacího procesu

3 Diagnostika a testování, modely vývojového procesu
Obsah prezentace Diagnostika a testování, modely vývojového procesu Klasifikace a proces testování Metody generování testů, systémy s vlastní diagnostikou, HiL testování HW a SW prostředky pro testování Bezpečné systémy a SIL úrovně Redundantní systémy Automobilové elektronické systémy Reference

4 Testování – součást vývojového procesu
Diagnostika a testování Diagnostika Detekuje a lokalizuje poruchy v testovaném systému (DUT, UUT, testované ECU, …) Informace o technickém stavu DUT – poruchový / bezporuchový Test Nástroj diagnostiky pro detekci / lokalizaci poruchy Pokrytí testu – triviální/optimální/subminimální test se 100% pokrytím Dedukce Metoda diagnostiky – zjišťování příčinných souvislostí Testování – součást vývojového procesu Vývojář a tester – různé osoby Metody generování testů – svázané s vývojovým (testovacím) procesem, typem zařízení (analogové, číslicové kombinační/sekvenční systémy) a druhem generovaných testů

5 Vodopádový V-model Spirálový Agilní, TDD (SW)
Modely vývojového procesu Vodopádový V-model Spirálový Agilní, TDD (SW) Zhodnocení výhod implementace HiL testování ve vývojovém procesu

6 Verifikace (Engineering Verification)
Klasifikace testování Verifikace (Engineering Verification) Vytváříme produkt správně? Ověření návrhu a splnění požadavků – integrita signálů, napájení součástek, napájecí a reset sekvence, testy shody se specifikací (Compliance tests, Eye diagrams), … Vývojové testy – XiL testy (MiL, HiL, SiL, PiL), integrační testy Systémové testy – funkční, výkonu, parametrické, … Výrobní testy – testování na konci výrobní linky (EOL), testy pro statistické řízení procesů Validace (User Validation) Vytváříme správný produkt? Ověření požadavků na funkcionalitu a provozní podmínky – parametrické (Margin test), funkční, zátěžové (dlouhodobé, cyklické), urychlené stárnutí (určení MTBF), … Model, Hardware, Software, Processor in the Loop EOL – End Of Line testing Margin test – funkční zátěžový test při min/max napájecím napětí a okolní teplotě (všechny 4 kombinace) MTBF – middle(mean) time between failures – Střední doba do poruchy

7 Strategie – Plánování – Specifikace – Realizace - Vyhodnocení
Proces testování Strategie – Plánování – Specifikace – Realizace - Vyhodnocení

8 Metody generování testů
Návrh systému (HW i SW) a následně testu s ohledem na řiditelnost (injekce poruchy) a pozorovatelnost (její propagace na pozorovatelný výstup Kombinační číslicové obvody – poruchy t1 a t0 – Booleovská diference, D-algoritmus Sekvenční číslicové obvody – zásah do stavového registru (Boundary scan, JTAG – testování na čipu) – strukturní testy Analogové obvody – analog. hodnota v pass/fail intervalu – statistické vyhodnocení Sběrnice – compliance testy, rest-bus simulace, generování posloupnosti testovacích dat pomocí LFSR Software – unit/modulové testování, funkční testování – Třídy ekvivalence, strukturní testy, analýza hraničních hodnot, MCDC JTAG – Joint Test Action Group

9 Rozšíření návrhu o HW i SW prostředky
Systém s vlastní diagnostikou Rozšíření návrhu o HW i SW prostředky HW: detekce vnějších poruch vstupů/výstupů typu zkrat/rozpojení, CRC kontrola obsahu FPGA) SW: CRC kontrola FW, nouzový režim řídicího algoritmu při HW chybě – bezpečná funkce Diagnostický kanál pro propojení s diagnostickým systémem (vyčtení chyb vlastní diagnostiky, řízené vyhledávání závad, upgrade FW, …) JTAG – Joint Test Action Group

10 Proces vývoje řídicích jednotek (ECU) nejčastěji podle V-Modelu
Vývojový proces a HiL testování Proces vývoje řídicích jednotek (ECU) nejčastěji podle V-Modelu Testování ECU (hardware) ve smyčce – HiL testování Uzavření zpětnovazebních smyček pomocí modelu okolí v HiL platformě Snaha co nejvíce automatizovat průběh a vyhodnocení testování s garantovanou opakovatelností

11 Rozhraní řídicí jednotky
ECU a její rozhraní Rozhraní řídicí jednotky Regulační – tvoří regulační smyčku s řízeným objektem Komunikační – napojení na sběrnici pro výměnu dat Interakční – ECU s ovládacím panelem (HMI) Regulační smyčka – model okolí Komunikační smyčka – simulace komunikace ostatních ECU (Rest-Bus Simulation) Interakční smyčka – mechanický stimulátor a kamera

12 Modulární hardware dSPACE
HW prostředky pro testování (nejen HiL) Modulární hardware dSPACE Platforma PowerPC nebo AMD Opteron, podpora výpočtů v úhlových jednotkách – APU signálový procesor Vstupy/výstupy přizpůsobené automobilovým úrovním Programování Matlab/Simulink nebo C/C++ Modulární platforma PXI National Instruments Platforma Intel x86 Vstupy/výstupy převážně do 5V úrovní Programování v Labview, podpora modelů Simulink PROVEtech:mHiL firmy MBtech Group Proprietární platforma s FPGA, omezené možnosti HiL, primárně určeno pro simulace CAN komunikace (Rest-Bus Simulation) Vstupy/výstupy pro automobilové úrovně Testovací systém LABCAR firmy ETAS

13 Matlab/Simulink/Stateflow společnosti Mathworks
SW prostředky pro testování (nejen HiL) Matlab/Simulink/Stateflow společnosti Mathworks Prostředí pro modelování spojitých i diskrétních systémů a stavových automatů Popis systému programovacím jazykem nebo graficky, podpora pro jazyk Modelica SW společnosti National Instruments Labview – grafický programovací jazyk, podpora programování pro RT TestStand – prostředí pro správu a automatizaci testování, testovací sekvence v Labview, .Net jazycích, funkce v.dll knihovně, … PROVEtech:RE a PROVEtech:TA společnosti MBtech Group RE – běhové prostředí pro provoz modelu v reálném čase TA – prostředí pro správu a automatizaci testování (Basic skripty) EXAM společnosti Micronova (Volkswagen Group) Grafické objektově orientované prostředí pro správu a automatizaci testování (Perl skripty)

14 Funkční bezpečnost systémů
ČSN EN Funkční bezpečnost elektrických / elektronických / programovatelných elektronických systémů souvisejících s bezpečností Část 1: Všeobecné požadavky Část 2: Požadavky na elektrické/elektronické/programovatelné elektronické systémy související s bezpečností Část 3: Požadavky na software Část 4: Definice a zkratky Část 5: Příklady metod určování úrovní integrity bezpečnosti Část 6: Metodické pokyny pro použití IEC a IEC Část 7: Přehled technik a opatření

15 SIL úrovně ČSN EN stanovuje pro hodnocení bezpečnosti systému 4 úrovně SIL (Safety Integrity Level) na základě třech kritérií Spolehlivost systému Bezpečné selhání – SFF (Safe Failure Fraction) porovnává pravděpodobnost bezpečného a nebezpečného selhání. SFF určeno grafem pro příslušnou úroveň SIL. Management, systematické techniky, verifikace a validace – pro ujištění potlačení chyb během celého životního cyklu systému – od konceptu, přes analýzu rizik, specifikaci, návrh, instalaci, údržbu, až po likvidaci. SIL Systémy s ojedinělým provozem (<1x/rok) Průměrná pravděpodobnost selhání při požadavku Systémy s nepřetržitým nebo častým provozem (>1x/rok) Pravděpodobnost nebezpečného selhání za hodinu 1 ≥ 10-2 a < 10-1 ≥ 10-6 a < 10-5 2 ≥ 10-3 a < 10-2 ≥ 10-7 a < 10-6 3 ≥ 10-4 a < 10-3 ≥ 10-8 a < 10-7 4 ≥ 10-5 a < 10-4 ≥ 10-9 a < 10-8

16 ISO 26262 Silniční vozidla – Funkční bezpečnost
Funkční bezpečnost systémů – odvozené normy ISO Silniční vozidla – Funkční bezpečnost Adaptace IEC pro automobilové elektronické systémy Definuje úrovně bezpečnosti ASIL (Automotive safety integrity level) ČSN IEC Jaderné elektrárny - Systémy kontroly a řízení důležité pro bezpečnost - Všeobecné požadavky na systémy ČSN EN Bezpečnost strojních zařízení - Funkční bezpečnost elektrických, elektronických a programovatelných elektronických řídicích systémů souvisejících s bezpečností ČSN EN Drážní zařízení - Sdělovací a zabezpečovací systémy a systémy zpracování dat - Software pro drážní řídicí a ochranné systémy

17 Texas Instruments ARM FPU MCU Hercules TMS570LS
Redundantní systémy Texas Instruments ARM FPU MCU Hercules TMS570LS Navržen pro splnění požadavků IEC SIL-3 a ISO ASIL-D Dvě ARM Cortex-R4F jádra 130nm Pro dosažení geometrické rozdílnosti jsou na čipu navzájem otočené a převrácené Pro časovou rozdílnost jsou jádra taktována navzájem opožděně o 1,5 taktu Každé jádro má vlastní rozvod napájení Výstupy obou jader jsou průběžně porovnávány pro detekci selhání Integrován řadič vlastního testování zajišťující LBIST na úrovni tranzistorů LBIST – Logic built-in self test STC – seld-test controller

18 Přehled řídicích jednotek vozů Škoda SK35

19 HiL testování elektronických systémů automobilu
Reference: ŠKODA AUTO a.s. HiL testování elektronických systémů automobilu Modely okolí pro řídicí jednotky komfortních systémů (klimatizace, centrální zamykání, stahování oken, apod.) Ovládací a vizualizační panely pro aplikaci ControlDesk

20 HiL testování elektronických systémů automobilu
Reference: MBtech Bohemia s.r.o. HiL testování elektronických systémů automobilu Testovací skripty pro automatizované testování detekce a ukládání chybových kódů řídicí jednotkou ARS166 Soubor rozšiřujících funkcí univerzální testovací knihovny UxT

21 Automatizace testovacího procesu verifikace a validace
Reference: KONTRON ECT design, s.r.o. Automatizace testovacího procesu verifikace a validace Probíhající projekt v rámci RICE Analýza testovacího procesu Návrh testovacího systému Implementace automatizovaného testovacího procesu na platformě National Instruments (PXI, TestStand)

22 Testování a diagnostika elektronických systémů
Ing. Michal Kubík Ph.D.

23 Modely okolí řídicích jednotek