CIT Posuvné registry Díl VIII.

Prezentace na téma: "CIT Posuvné registry Díl VIII."— Transkript prezentace:

1 CIT Posuvné registry Díl VIII

2 Číslicová technika Téma: Posuvné registry Předmět: CIT Ročník: 2
Autor: Juránek Leoš Ing. Škola: SŠE Frenštát p.R. Počet: 36 snímků Verze:

3 Obsah „Posuvné registry“
Typy registrů Sériový vstup – sériový výstup Paralelní vstup – sériový výstup Kruhový registr

4  Pojmy k zapamatování registr paměťový (hranový a úrovňový /latch/; registr posuvný (možnosti sériového a paralelního vstupu, paralelního a sériového výstupu); kruhový čítač (jako varianta posuvného. registru).

5 Next: Typy registrů ser-ser par-par
Nová kapitola Posuvné registry 5 Next: Typy registrů ser-ser par-par

6 Next: Typy registrů ser-par par-ser
Serial IN - serial OUT Paralel IN – parallel OUT 6 Next: Typy registrů ser-par par-ser

7 Serial IN-parallel OUT
Typy registrů Serial IN-parallel OUT Parallel IN-serial OUT 7 Next: Typy reg. kruhový

8 Next: Funkce Typy registrů
Kruhový registr 8 Next: Funkce Typy registrů

9 Registry Funkce registru
Uchování informace (sériový-sériový, paralelní-paralelní). Převod sériové informace na paralelní a naopak (sériový-paralelní, paralelní-sériový). 9 Next: Konstrukce

10 Next: Ser.vstup- ser.výstup
Registry Konstrukce používají se klopné obvody D, které přenášejí informaci ze vstupu na výstup 10 Next: Ser.vstup- ser.výstup

11 Sériový vstup-sériový výstup
IN OUT CLK RESET Popis signálů IN vstup sériové informace OUT výstup sériové informace CLK synchronizační signál RESET nulovací signál 11 Next: Popis funkce

12 4-bitový registr, 4xKO D derivační
Sériový vstup – sériový výstup Popis funkce 4-bitový registr, 4xKO D derivační Asynchronní vstupy CLR jsou připojeny na nulovací signál RESET. Vstupy CLK připojeny na signál CLK (hodinový signál, který posouvá informaci) Vstup informace připojen na vstup IN, výstup zpožděné informace na výstupu OUT. 12 Next: časový diagram

13 Next: Paralelní vstup-sériový výstup
Časový diagram 13 Next: Paralelní vstup-sériový výstup

14 Paralelní vstup - sériový výstup
Princip Na počátku cyklu nastavíme jednotlivé klopné obvody podle hodnoty paralelního vstupu. Potom posouváme informaci na sériový výstup. 14 Next: Přednastavení KO

15 Nastavení klopného obvodu pomocí asynchronních vstupů
15 Next: Přednastavení KO-popis funkce

16 Signálem LOAD se řídí ovládání asynchronních vstupů
Nastavení klopného obvodu pomocí asynchronních vstupů Popis funkce Signálem LOAD se řídí ovládání asynchronních vstupů Je-li LOAD=1, akceptuje se hodnota na vstupu DATA IN Je-li DATA IN =1, potom je na vstupu SET log 0 a KO se nastaví do 1. (Na vstupu RESET je 1 a není aktivní). Je-li DATA IN =0, potom je na vstupu RESET log0 a KO se nastaví do 0. (Na vstupu SET je 1 a není aktivní) 16 Next: Schéma registru

17 Paralelní vstup - sériový výstup
17 Next: Popis funkce

18 4-bitový registr, 4 x KO D derivační (reagují na nástupnou hranu)
Paralelní vstup - sériový výstup Popis funkce 4-bitový registr, 4 x KO D derivační (reagují na nástupnou hranu) Asynchronní vstupy R a S jsou nastavovány pomocí signálu LOAD. Je-li signál LOAD=1 nastaví se KO podle hodnot D1 až D4. Je-li LOAD=0, je uvolněn posun informace v registru Na výstupu OUT je sériová informace z D1 až D4. 18 Next: Popis funkce

19 Časový diagram Paralelní vstup - sériový výstup

20 Kruhový registr 20 Next: Popis funkce

21 4-bitový registr, 4 x KO D derivační (reagují na nástupnou hranu)
Kruhový registr Popis funkce 4-bitový registr, 4 x KO D derivační (reagují na nástupnou hranu) Negovaný výstup posledního KO je přiveden na vstup prvního KO. KO se vynulují signálem CLR. Posuvný registr se nazývá Johnsonův čítač. 21 Next: časový průběh

22 Časový diagram Kruhový registr

23 Konec

24

25