Prezentace se nahrává, počkejte prosím

Prezentace se nahrává, počkejte prosím

Poznáte Xilinx ? Robotické prázdniny 6.0 Bratislava 7.9.2006.

Podobné prezentace


Prezentace na téma: "Poznáte Xilinx ? Robotické prázdniny 6.0 Bratislava 7.9.2006."— Transkript prezentace:

1 Poznáte Xilinx ? Robotické prázdniny 6.0 Bratislava

2 Díky programovatelným polím si každý může vyrobit vlastní zákaznický integrovaný obvod šitý přesně na míru dané aplikaci s minimálními náklady. Základní pojmy Všechny programovatelné součástky se souhrnně označují PLD, což znamená Programmable Logic Device. Číslicové programovatelné součástky je možné podle vnitřní struktury rozdělit do tří skupin. První skupinu budu označovat klasické PLD, druhou komplexní PLD a do třetí skupiny patří obvody typu FPGA.

3 PLD – Programmable Logic Devices Obvody této kategorie jsou charakteristické vnitřní strukturou podle následujícího obrázku.

4 Obvody typu PAL (Programmable Array Logic) mají strukturu podle výše uvedených obrázků. Některé starší typy neměly například výstupní registry, takže byly vhodné spíše pro kombinační logiku. Zástupci této kategorie jsou obvody PAL, GAL a PALCE. Obvody typu PLA (Programmable Logic Array) mají obecnější strukturu než PAL na horním obrázku. Mají totiž programovatelnou nejenom matici logických součinů, ale i následující matici logických součtů.

5 CPLD Complex Programmable Logic Device

6

7 Product Comparison Table Features CoolRunner-II XPLA3 XC9500XL/XV XC9500 Core Voltage / Macrocells I/Os I/O Tolerance 1.5V, 1.8V, 2.5V, 3.3V 5.0V 5.0V (XL), 3.3V, 2.5V, 1.8V (XV) 5.0V, 3.3V TPD / ƒ max (fastest) 3.8/ /213 5/222 5/100 Ultra Low Standby Power 28.8µW* 56.1µW Low power mode Low power mode I/O Standards LVTTL, LVCMOS, HSTL, SSTL LVTTL, LVCMOS LVTTL, LVCMOS LVTTL, LVCMOS FeaturesCoolRunner-IIXPLA3XC9500XL/XVXC9500 Core Voltage / Macrocells I/Os I/O Tolerance1.5V, 1.8V, 2.5V, 3.3V5.0V5.0V (XL), 3.3V, 2.5V, 1.8V (XV)5.0V, 3.3V T PD / ƒ max (fastest) 3.8/3234.5/2135/2225/100 Ultra Low Standby Power28.8µW*56.1µWLow power mode I/O StandardsLVTTL, LVCMOS, HSTL, SSTLLVTTL, LVCMOS

8 XC9500XL Product Overview Feature/Product XC 9536XL XC 9572XL XC 95144XL XC 95288XL Macrocells Usable Gates8001,6003,2006,400 T pd (ns) ƒ SYS (MHz) Package User I/O PC4434 VQ4434 VQ TQ TQ PQ CS CS BG FG CS

9 FPGA Field Programmable Gatte Array

10 FPGA Xilinx

11 Spartan-II

12 Výhody používania CPLD, FPGA zapojení se obvodově zjednoduší výsledná DPS je podstatně jednodušší neboť lze optimálizovat vývody PLD vzhledem k zbývajícím obvodům výsledná konstrukce je technologický jednodušší a levnější běžně se dosahuje lepší odolnosti proti rušení vlastní zařízení méně vyzařuje v případě obvodových úprav lze většinou vše řešit pouhým přeprogramováním PLD zjednoduší se servis a opravy

13 Využitie CPLD, FPGA DSP, software-defined radio, aerospace and defense systems, ASIC prototyping, medical imaging, computer vision, speech recognition, cryptography, bioinformatics, computer hardware emulation DSPsoftware-defined radioaerospacedefenseASIC medical imagingcomputer visionspeech recognitioncryptographybioinformatics computer hardware emulation

14 Vývojové prostředky Pokud chce člověk začít pracovat s obvody FPGA musí si tedy obstarat základní programové vybavení od výrobce obvodů a případně další software od třetí strany. Kromě nástrojů pro syntézu je velmi výhodné používat ještě simulátor, čímž se může předejít chybám již v průběhu návrhu. Ceny vývojových prostředků jsou však velmi vysoké (ceny licencí na jeden rok se obvykle pohybují od 1000 do 2000 USD). Firma Xilinx nabízí pro FPGA s menší hustotou logiky mnohem levnější alternativu. Vývojový systém ISE WebPACK je totiž zadarmo. Tento vývojový systém pro FPGA firmy Xilinx je omezenou verzí jejich kompletního systému. Omezení se však týká pouze velikosti hradlových polí pro které je možno prostředí použít. Navíc neobsahuje některé rozšířené součásti jako například plnohodnotný editor výsledného propojení. WebPACK je i přesto plně funkční a plnohodnotný návrhový systém. Kromě vlastního prostředí WebPACK je možné zdarma získat i omezenou verzi HDL simulátoru ModelSim XE, což je verze s předkompilovanými knihovnami primitiv pro FPGA Xilinx. Omezení simulátoru spočívá ve zpomalení jeho funkce pro velké návrhy. Simulátor je tedy opět plně funkční, pouze doba simulace složitého návrhu je několikanásobná oproti plné verzi.

15


Stáhnout ppt "Poznáte Xilinx ? Robotické prázdniny 6.0 Bratislava 7.9.2006."

Podobné prezentace


Reklamy Google