Prezentace se nahrává, počkejte prosím

Prezentace se nahrává, počkejte prosím

Zavedení výuky programování hradlových polí FPGA ve VHDL Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.

Podobné prezentace


Prezentace na téma: "Zavedení výuky programování hradlových polí FPGA ve VHDL Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky."— Transkript prezentace:

1 Zavedení výuky programování hradlových polí FPGA ve VHDL Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.

2 O projektu Projekt vznikl na základě první výzvy Zlínského kraje k Operačnímu programu Vzdělávání pro konkurenceschopnost. Registrační číslo projektu CZ.1.07/1.1.08/01.0035 Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.

3 Rozpočet projektu 2.475.757,-Kč Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.

4 Přínos projektu pro školu - Vyškolení odborných pedagogů - Vybudování materiálního zázemí výuky - Vytvoření učebních plánů pro ŠVP - Příprava učebních textů - Vytvoření e-learningové podpory výuky Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.

5 Přínos projektu pro žáky - Seznámí žáky s použitím moderních elektronických součástek a trendů - Přispěje k odstranění jednostrannosti zaměření žáků, budoucích studentů VŠ, na hardware či software - Vytvoří předpoklady pro budoucí profesní kariéru Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.

6 Termíny realizace projektu - Termín zahájenílistopad 2008 - Termín ukončení říjen 2011 Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.

7 Realizační tým Manažer projektuIng. Jiří Král Ekonom projektu Ing. Anna Zejdová Účetní projektu Zdeňka Vavříková Odborný učitel pro FPGA Ing. Jiří Král Odborný učitel pro e-learning Mgr. Petr Fuchs Odborný učitel pro evaluaci Ing. Lukáš Hapl Správce hardware a softwareJan Koleček Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.

8 Dotazy Případné dotazy k projektu zasílejte na jiri.kral@roznovskastredni.cz Ing. Jiří Král manažer projektu jiri.kral@roznovskastredni.cz Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky.


Stáhnout ppt "Zavedení výuky programování hradlových polí FPGA ve VHDL Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky."

Podobné prezentace


Reklamy Google