Prezentace se nahrává, počkejte prosím

Prezentace se nahrává, počkejte prosím

Ing.M.Pfeffer,CSC Katedra fyziky nízkých teplot Architektura PC.

Podobné prezentace


Prezentace na téma: "Ing.M.Pfeffer,CSC Katedra fyziky nízkých teplot Architektura PC."— Transkript prezentace:

1 Ing.M.Pfeffer,CSC Katedra fyziky nízkých teplot Architektura PC

2

3 Stovky PC v centrálním výpočetním středisku CERN - Ženeva Proč nás zajímají právě počítače třídy PC ? Jedním z důvodů je to, že jsou nejrozšířenější kategorií osobních počítačů, a to jak doma, tak v celém sektoru IT, včetně vědeckých pracovišť.

4 Architektura PC Různé náhledy – hw,programátorský atd Vnitřní struktura, komunikace v PC, DMA,IRQ,řadiče Základní části – sběrnice (časování,ISA,PCI,PCIE,AGP) chipsety,struktura North & South Bridge BIOS,POST CPU ( XT Pentium, Intel AMD) paměti v/v (I/O) zařízení – porty atd. principy adresace, adresový dekodér Fenomén PC – od sjednotil do té doby chaotický vývoj osobních počítačů Modifikován přetrvává dodnes – zachován instrukční soubor CPU Vývoj počítačů třídy PC O čem bude dnešní přednáška ?

5 Architektura PC Abychom porozuměli koncepci architektury počítačů, věnujme se nejprve krátce architektuře počítačů tzv. Neumannova typu – třídy PC.

6 Architektura PC Jeden z první generace PC – AT (Intel 80286) – základní deska

7 Architektura PC Základní deska PC – generace Pentium Centrální řídící procesor Severní můstek Jižní můstek Dnešní stav – snaha o kompletní integraci severního i jižního můstku do CPU – umožňuje rychlejší komunikaci procesoru s můstky. Možným výsledkem může být tzv. jednočipové PC

8 Architektura PC

9 Architektura PC – DMA, IRQ požadavek v/v zařízení

10 Architektura PC - IRQ

11 Architektura PC - sběrnice V PC může být použito najednou více sběrnic – např.ISA,PCI,AGP. K ovládání vnitřní sběrnice (sběrnic) slouží tzv. řadič sběrnice,arbitr sběrnice,řadič IRQ,řadič DMA aj.)

12 Označení Hodinová frekvence Bitová šířkaPřenosů za takt Výsledná rychlost Poznámka 8bit ISA (XT Bus) 4,77 MHz81×2,38 MB.s -1 první takt: adresa, druhý takt: data 16bit ISA (XT Bus) 6 MHz 16 1×6 MB.s -1 první PC AT 16bit ISA (XT Bus) 8 MHz161×8 MB.s -1 standardní frekvence 16bit ISA (XT Bus) 8,33 MHz161×8,33 MB.s -1 standardní frekvence 16bit ISA (XT Bus) 10 MHz161×10 MB.s -1 nestandardní frekvence 16bit ISA (XT Bus) 12 MHz161×12 MB.s -1 nestandardní frekvence 16bit ISA (XT Bus) 16 MHz161×16 MB.s -1 nestandardní frekvence VESA Local Bus25 MHz321×100 MB.s -1 odvozeno od frekvence CPU VESA Local Bus33 MHz321×132 MB.s -1 odvozeno od frekvence CPU VESA Local Bus40 MHz321×160 MB.s -1 odvozeno od frekvence CPU VESA Local Bus50 MHz321×200 MB.s -1 odvozeno od frekvence CPU PCI 1.x33 MHz321×132 MB.s -1 v desktopových PC standard, 5 V PCI 1.x33 MHz641×264 MB.s -1 PCI MHz321×264 MB.s -1 úroveň signálů 3,3 V PCI MHz641×532 MB.s -1 úroveň signálů 3,3 V PCI MHz321×532 MB.s -1 ve stavu návrhu, nahrazeno PCI- X PCI MHz641×1066 MB.s -1 ve stavu návrhu, nahrazeno PCI- X AGP 1×66 MHz321×266 MB.s -1 úroveň signálů 3,3 V AGP 2×66 MHz322×533 MB.s -1 úroveň signálů 3,3 V AGP 4×66 MHz324×1066 MB.s -1 úroveň signálů 1,5 V AGP 8×66 MHz328×2133 MB.s -1 úroveň signálů 0,8 V PCI-X66 MHz641×533 MB.s -1 zpětně kompatibilní s PCI PCI-X133 MHz641×1066 MB.s -1 PCI-X MHz641×2133 MB.s -1 PCI-X MHz641×4266 MB.s -1 PCI Express 1.1 × MHz11×250 MB.s -1 přenosová rychlost jedné dráhy Architektura PC - sběrnice

13 PCI Express 1.1 × MHz21×500 MB.s -1 každá dráha přenáší data nezávisle na dalších drahách PCI Express 1.1 × MHz161×4000 MB.s -1 maximální počet drah ve standardních PC PCI Express 1.1 × MHz321×8000 MB.s -1 maximální normou stanovený počet drah PCI Express 2.0 × MHz11×500 MB.s -1 přenosová rychlost jedné dráhy PCI Express 2.0 × MHz21×1000 MB.s -1 PCI Express 2.0 × MHz161×8000 MB.s -1 PCI Express 2.0 × MHz321×16000 MB.s -1 více než 6500× rychlejší než první ISA! Architektura PC - sběrnice

14 Architektura PC – sběrnice ISA Sběrnice datová sběrnice adresová sběrnice povelová sběrnice obousměrné jednosměrné V dnešní době se již pozvolna z PC vytrácí.Existuje však mnoho prototypových karet (vesměs drahých),kvůli nimž stojí zato PC s touto sběrnicí stále zachovávat. Zůstává u tzv. průmyslových PC Tato sběrnice existuje 8-16 bitová Z didaktických důvodů je vhodné si řadu věcí objasnit právě na této sběrnici

15 Architektura PC – sběrnice ISA

16 Architektura PC - sběrnice Tzv. „časování sběrnice“ ( protokol sběrnice) je vzájemná časová souvislost impulsů na sběrnici,která je pro chod PC naprosto klíčová. Nedodržení časování obvykle způsobí tzv. „hazardní stavy“, projevující se nereprodukovatelností určitých činností, zatuhnutím či jinými efekty PC.

17 Architektura PC - sběrnice Pro současné zobrazení mnoha průběhů např. na sběrnici se používají přístroje logické analyzátory, jež obvykle umožní zobrazit 1,2 či 4 slova a vzájemný časový sled jednotlivých bitů (až 32 bitů).

18 Automatická konfigurace v PCI V době, kdy v PC kralovala sběrnice ISA, bylo při přidání nové karty do systému nutné, aby její majitel nastavil nejprve kartu a pak stejně i její ovladač. Zároveň bylo nutné, aby žádné dvě karty nebyly v konfliktu (nebyly nastaveny stejně nebo tak, že se jejich nastavení překrývalo). Přidat do počítače kartu tak nebylo vůbec jednoduché. Proto byl vyvinut standard PnP (Plug and Play), který umožňoval, aby karta byla jednoduše zasunuta do slotu a o zbytek se postaral sám počítač a operační systém. Zpočátku nebylo toto rozšíření vždy zcela funkční a jeho podpora ze strany software byla také minimální. PnP bylo firmou Intel zakomponováno přímo do PCI standardu a ve Windows 95 již byla přítomna i její systémová podpora.PnP Postup automatické konfigurace zařízení v PCI karta je vsunuta do slotu vypnutého počítače po zapnutí počítače je aktivována PnP část BIOSu BIOS postupně vyzve všechna zařízení připojená ke sběrnici k identifikaci zařízení odesílají své identifikátory a požadavky BIOS přidělí níže uvedené systémové prostředky mezi připojená zařízení tak, aby nedošlo ke konfliktům: –přerušení –I/O porty –adresový prostor v paměti RAM (pro paměť na kartě) údaje o konfiguraci jsou umístěna do paměti je spuštěn operační systém podle identifikace zařízení operační systém vyhledá ovladače ovladače si přečtou konfiguraci svých zařízení a začnou je obsluhovat Konfigurace jednotlivých zařízení je uložena v registrech PCI sběrnice (ESCD – Extended System Configuration Data), která mohou být použita při dalším startu počítače. Uživatel v některých verzích BIOSů může ručně vynutit novou kompletní inicializaci pomocí vymazání ESCD. BIOSy, které podporují ACPI, ukládají do speciálních tabulek mnohem více informací.ACPI Celý proces automatické konfigurace funguje spíše jako černá skříňka, takže uživatel má obvykle minimální možnosti, jak jej ovlivnit. Ze stejného důvodu není výsledek automatické konfigurace předvídatelný ani u podobných zařízení. Architektura PC – PnP - PCI

19 Architektura PC – sběrnice PCI

20

21

22

23

24 Signály sběrnice PCI-E Základem je Line sestavený ze dvou diferenciálních párů a to příjímacího a vysílacího. Sběrnice je poté pochopitelně doplněna o další pomocné a napájecí signály. Popis signálu konektoru PCI x 1 je v následující tabulce. Konektor pro verze x2, x4, x8 a x16 je rozšířen o další nože konektoru - obvykle o čtyři pozice, které obsahují GND a přijímací a vysílací pár. Implementace některých signálů není bezpodmínečně nutná a je pouze doporučena. Architektura PC – sběrnice PCI(E) Klasická sběrnice PCI je paralelní a polo-duplexní - všechny vodiče slouží pro přenos dat oběma směry, ovšem nikoli oběma směry zároveň. Na rozdíl třeba od sběrnice ISA nemá PCI adresní část oddělenou od části datové - charakteristický počet vodičů (32 nebo 64) slouží pro přenos dat i adres, adresa se posílá na začátku každé transakce. Sběrnice PCI-E je sériová, resp. sério-paralelní, a plně duplexní - základní modul sběrnice má jeden symetrický pár vodičů pro TX a druhý pro RX a sběrnice skutečně běží v plně duplexním režimu, pokud to charakter provozu umožňuje. Základní modul ("x1") sběrnice PCI-Express má v podstatě jediný sériový full duplexní kanál, vyšší násobky (x2..x32) vznikají paralelním spřažením několika těchto základních kanálů.

25 Architektura PC – sběrnice PCIE Kapacita PCI-E ve srovnání s PCI Paralelní PCI PCI 33 MHz = 132 MBps - základní "modul" PCI 66 MHz = 266 MBps PCI 33 MHz = 266 MBps PCI 66 MHz = 533 MBps PCI-X 100 MHz = 800 MBps PCI-X 133 MHz = 1066 MBps PCI-E - teorie: Takt: typicky = 2.5 Gbps = 250 MBps teoreticky = až 10 Gbps = 1 GBps PCI-E x1 = 250 MBps PCI-E x2 = 500 MBps PCI-E x4 = 1 GBps PCI-E x8 = 2 GBps PCI-E x16 = 4 GBps PCI-E x32 = 8 GBps PCI-E - realita: Takt = 2.5 Gbps. PCI-E x1 = 250 MBps PCI-E x4 = 1 GBps PCI-E x8 = 2 GBps PCI-E x16 = 4 GBps

26 Architektura PC – sběrnice PCIE PCI-Expres – nejnovější architektura grafických karet,dosahující přenosové rychlosti 2,5-10GB/s.Jedná se o sériový přenos dat v kanálech tvořených dvěma páry diferenciálních jednosměrných linek, jež lze řadit v jeden makrokanál. Vrstvy sběrnice PCI-E PCI-E je jako protokol založený na vrstvách, jejichž uspořádání a názvy jsou v jisté souvislosti se síťovým ISO-OSI (IEEE802 model of networking protocol) modelem známým z prostředí LAN sítí. PCI-E používá následující vrstvy: Transaction Layer (transakční vrstva) Data Link Layer (linková vrstva) Physical Layer (fyzická vrstva) Transakční vrstva Nejvyšší vrstvou architektury je transakční vrstva. Tato vrstva je zodpovědná za zpracování (kompozici a dekompozici) paketů transakční vrstvy (Transaction Layer Packet - TLP). Tyto pakety nesou informaci o typu prováděné operace, jako je čtení, zápis, zpráva nebo operace s IO prostorem. Všechny pakety, které výžadují potvrzení jsou implementovány jako dvě transakce (request/completion) a jsou přijímány nebo posílaný do vrstvy core logic. Každý vysílaný paket má svoje identifikační číslo, aby cílové zařízení mohlo poslat completion transakci zdroji. Dále vrstva zajišťuje nastavování atributů, posílaní zpráv, které v podstatě realizují virtruální vodiče přerušení, řízení napájení, jak jsme je znali z jiných typů sběrnic. Paket transakční vrstvy

27 Architektura PC – sběrnice AGP AGP sběrnice – výhradně pro grafiku Běží na 66 MHz, 32bitová 1x (266MB/s), 2x, 4x, 8x(2144MB/s) rychlosti přenosu Grafický procesor,typy paměti,šíře paměťové sběrnice až 128 bitů,2D – 3D grafika Pozor-různá napájecí napětí 0,75 – 3,3 V Odlišné provedení klíčů slotů odlišuje různé mody a napětí

28 Architektura PC - Mainboard

29 Architektura PC - Chipset Chipset - zásadním způsobem určuje vlastnosti základní desky CPU North Bridge - Memory Bus,Graphics South Bridge - PCI Bus,ATA,Porty USB, RS232,Centronix,Audio,Keyboard, Mouse,Floppy Vnitřní sběrnice FSB – kmitočet sběrnice mezi CPU a NB (66,100,133,166,200 MHz – až 800 MHz u quad pumped Intel P4) Z FSB odvozeny kmitočty PCI,AGP atd Sběrnice NB-SB „ NB-paměti-synchr./asynchr. U moderních CPU (Athlon64 vnitřní řadič pro přímou komunikaci s pamětí)

30 Architektura PC - Chipset Software pro základní řízení chodu základní desky – BIOS (Basic Input Output System) – výrobci AMI,Award,Phoenix Uložen (zapsán) trvale ve Flash Memory na MB Možnost přepsání BIOSu – Update – nechtěné přepsání katastrofa Snadná možnost přepsání - napadení viry Část průběhu BIOSu – POST (Power On Self Test)-testuje hardwarové komponenty na MB i mimo ní Možnost monitorování POSTu tzv. POST diagnostickou kartou – na portu 80h – různý význam kódů (hexa) u různých výrobců BIOSu Data SETUPu uložena v CMOS paměti, která je zálohována baterií (Jumper Clear resetuje tato data a nastaví implicitní)

31 Architektura PC - Chipset

32

33

34

35 Architektura PC - CPU CPU - centrální procesorová jednotka – 8,16,32,64 bit V roce 1981 existoval jediný CPU 8086 – 8bitový Strojový kód,strojové cykly,instrukční soubor,zpětná kompatibilita Aritmetický koprocesor – výpočty Adresování paměti – 1MB (20bitová adres.sběrnice),extended 16 MB, expanded 4GB Kmitočty CPU – Intel 8086 / 4,77MHz P4 / 4,5GHz Souvislost s technologií výroby (dnes 22nm) – omezující faktor příkon Programátorský model CPU Sběrnicová,výkonná,adresová,instrukční jednotka Vnitřní rychlá cache paměť (L1,L2)

36 Procesory ( CPU ) Vývoj od sedmdesátých let, kdy pan Kilby sestrojil první integrovaný obvod …první CPU „4004“ s 2300 transistory CPU pro první osobní počítač PC „8080“, 8 bit, 4 MHz, r.1981 CPU „80486“, 32bit,66MHz, 1 milion transistor ů, r.1987

37 Architektura PC - CPU

38

39 Technologie a výroba masek a vrstev CPU

40 Architektura PC - CPU

41

42 hradloTTL

43 Architektura PC - CPU

44

45 Vývoj a výroba CPU pro PC je dnes v zásadě záležitostí dvou firem - Intelu a AMD Počáteční honba za výkonem – zvyšování kmitočtu – ale tím potíže s energetickou náročností a odvodem tepla (první CPU příkon řádově jednotek wattů – nepotřebovaly chlazení zrovna jako dnešní Atomy, dnešní CPU příkon až 150W, složité chladiče) se ukazuje jako slepá ulička. Vývoj CPU pro notebooky – mobilní CPU – až dnešní generace „ Atom“ – zpátky příkon jednotek wattů Pokroky technologie ve zjemňování struktur masek ( dnes 22 nm ) – s tím související zmenšování příkonu. Snaha umístit do jednoho pouzdra více CPU, více vyrovnávací rychlé „cash“ paměti, řadiče paměti, grafický subsystém atd. To vše přináší enormní zvýšení počtu transistorů – dnes asi 820 milionů pro čtyřjádro, asi polovina pro dvoujádro. Umístěné na ploše asi 100 mm čtverečních. Podpora „dynamického přidělování prostředků“ – tedy aktivování potřebného počtu jader a potřebného taktu (kmitočtu) CPU na základě potřeby požadavku aplikace.(„Turbo Boost“) Přechod na 32 nm architekturu. Za tím vším je třeba hledat snahu o racionální využití CPU s možností aktuálně přizpůsobovat jeho výkon v závislosti na požadavcích aplikace. Dnešní stav – vícejádrové CPU

46 Architektura PC - paměti Logické obvody,jež umožňují uložení dat (přechodné,trvalé). Třídí se podle toho,zda umožňují zápis i čtení (RAM,DRAM,SRAM,), nebo pouze čtení (ROM,PROM,EPROM,EEPROM). Struktura pamětí – adresovací vstupy (podle struktury adresujeme buď skupinu či jednu buňku) - výstupy (normální nebo třístavové) - pomocné vstupy (ovládání zápisu,čtení atd) Kapacita paměti – podle počtu paměťových buněk v použité paměti dále se uvádí i organizace paměti (např 32x8)

47 Architektura PC - paměti Organizace 256x1 (8 adresových vstupů, jeden výstup) Organizace 32x8 (5 adresových vstupů, 8 výstupů)

48 Architektura PC - paměti Paměti – zařízení pro ukládání dat – mainboard,grafická karta Polovodičové monolitické integrované obvody Statické (SRAM) dynamické (SDRAM,DDR) - (refresh dělá řadič DMA) Struktura (topologie), organizace paměti Druhy pamětí – ROM,PROM,EPROM,EEROM,RAM,SRAM,DRAM,FLASH – použití podle daného účelu Adresování pamětí,zápis,čtení,rychlosti Zvýšení rychlosti – s každou hranou ( náběžná i týlová ) USB Flash paměti HDD tvořené polovodičovými pamětmi Paměťový dekodér Rychlost příkon technologie Realizace jedné buňky SRAM v technologii MOS Realizace jedné buňky paměti DRAM

49 Architektura PC - paměti SDRAM,DDR I, II, III

50 Stand ardní označ ení Takt paměti Doba cyklu I/O takt sběrni ce Počet přenes ených dat během sekun dy Časov ání Označ ení modul u Propu stnost DDR MHz MHz 10 nsns 400 MHz 800 milion ů CL5-6 PC ,4 GB /sGB /s DDR MHz 7,5 ns 533 MHz 1,066 miliard (=106 6 milion u) CL6-8 PC ,533 GB/s DDR MHz 6 ns 667 MHz 1,333 miliard CL7- 10 PC ,667 GB/s DDR MHz 5 ns 800 MHz 1,6 miliard CL8- 11 PC ,8 G B/s Standa rdní označe ní Takt paměti Doba cyklu I/O takt sběrnic e Počet přenes ených dat během sekund y Časov ání Označ ení modul u Propus tnost DDR ,87 5 MHzMHz 5,82 ns ns 687,5 MHz 1,375 miliard PC GB/ sGB/ s DDR ,12 5 MHz 4,92 ns 812,5 MHz 1,625 miliard PC GB/ s DDR ,25 MHz 4,29 ns 933 MHz 1,866 miliard PC GB/ s DDR ,5 MHz 4,21 ns 950 MHz 1,9 miliard PC ,2 G B/s DDR MHz 4 ns1 GHzGHz 2 miliard PC GB/ s DDR ,62 5 MHz 3,75 ns 1,067 GHz 2,133 miliard PC GB/ s Architektura PC - paměti

51 Architektura PC - adresace Adresování komunikace v PC je založena na tom,že jednotlivé komponenty (veškerá v/v zařízení) mají svou adresu-to platí jak pro paměť, řadiče,adaptéry,porty, atd. Obvykle jedno zařízení obsazuje i více adres,pak hovoříme o tzv. „bázové adrese“ a „ofsetu“. Podrobněji o tom budeme mluvit např. u portu Centronix. Důležité adresy jsou adresy pro „prototypové desky“ – 300h až 31Fh (32 adres)

52 Jakékoli periferní zařízení se vůči procesoru a na něm probíhajícímu programu musí "tvářit" jako sada vstupně-výstupních registrů (též: vstupně-výstupních bran, V/V portů), ze kterých lze něco číst a do kterých lze zapisovat. Program, který chce s příslušným periferním zařízením pracovat, pak musí přesně vědět, které vstupně/výstupní registry to jsou, jaký je přesný význam toho, co si z nich může přečíst, a jaký je přesný efekt toho, když do některého z nich něco zapíše. Například když chce program vytisknout znak na tiskárně, musí jej nejprve zapsat do určitého konkrétního vstupně výstupního registru, pak změnit hodnotu jednoho konkrétního bitu v jiném vstupně-výstupním registru a za určitý časový interval tento bit zase vrátit zpět do jeho původního stavu. Z hlediska programu pak již není příliš podstatné, jak jsou jednotlivé vstupně-výstupní registry napojeny na "vnější svět" - například jakým konkrétním způsobem je zajišťován převod nějaké sledované analogové veličiny do digitálního tvaru a jak je číselně vyjádřena. Místo toho je pro daný program důležité, kde si tuto hodnotu může přečíst, v jakém tvaru, jak často je aktualizována atd. Co je ovšem pro obslužné programy velmi podstatné, je způsob, jak se ke zmíněným vstupně-výstupním registrům (V/V bránám) vůbec dostat. V principu totiž existují dva odlišné přístupy k řešení této otázky.První spočívá v tom, že vstupně-výstupní registry se budou "chovat" naprosto stejně jako paměťová místa operační paměti. Budou tedy mít přiděleny adresy stejného typu jako skutečná paměť, a v důsledku toho bude možné pracovat s těmito registry prostřednictvím stejných instrukcí, které jsou určeny pro práci s pamětí. Tato možnost ve své podstatě znamená, že existuje jen jediný adresový prostor (adresový prostor paměti) a jednotlivé vstupně-výstupní registry jsou do tohoto adresového prostoru logicky začleněny - tzv. zamapovány. Odsud také pojmenování této možnosti: memory mapped I/O. Alternativní možnost k zamapování vstupně- výstupních registrů do paměti je takové řešení, při kterém V/V registry mají přiděleny adresy jiného typu než paměťová místa skutečné paměti (tzv. V/V adresy, někdy nepříliš správně porty). Prostor těchto V/V adres je pak disjunktivní s prostorem adres paměťových, a snad proto se tento případ označuje jako isolated I/O (doslova: izolovaný vstup/výstup).Oddělení obou adresových prostorů znamená, že u každé adresy musí být vždy jednoznačně určeno, do kterého adresového prostoru patří. V praxi se tato otázka řeší tak, že pro přístup do jednotlivých adresových prostorů existují různé strojové instrukce. Vedle instrukcí pro práci s pamětí (které používají paměťové adresy) pak existují i speciální instrukce pro přístup ke vstupně-výstupním registrům, které zase používají výhradně V/V adresy. Repertoár těchto vstupně-výstupních instrukcí však bývá mnohem chudší než repertoár paměťových instrukcí. Nezřídka jde jen o dvě instrukce, pojmenované příznačně IN a OUT. Jaké jsou však výhody obou možností, a v čem jsou naopak jejich nevýhody? U zamapování do paměti je výhodou možnost používat i pro vstupně- výstupní operace relativně bohatý repertoár instrukcí pro práci s pamětí. Nevýhodou je pak to, že vstupně-výstupní registry obsazují určitou část adresového prostoru paměti, která pak nemůže být využita pro skutečnou paměť. Naopak u izolovaného vstupu/výstupu je možné využít pro skutečnou paměť celý adresový prostor paměti, ovšem za cenu toho, že pro zajišťování vstupně-výstupních operací bude k dispozici jen velmi omezený výběr strojových instrukcí. Adresa, kterou procesor vysílá po adresové sběrnici, může mít používání izolovaného vstupu/výstupu dvojí možný význam – může jít o paměťovou adresu nebo o V/V adresu. Procesor proto musí nějakým způsobem signalizovat svému okolí i to, který z těchto dvou případů nastal. Možností je více: může jít například o samostatný signál, který rozlišuje paměťovou a V/V adresu, nebo to může být vzájemná kombinace více signálů, které společně rozlišují čtení z paměti, zápis do paměti, čtení ze vstupního registru a zápis do výstupního registru. V praxi vždy záleží na tom, zda konkrétní procesor počítá s možností používat izolovaný výstup, a zda je tudíž vybaven strojovými instrukcemi pro vstup a výstup (a také příslušnými signály, které určují druh adresy na adresové sběrnici), nebo nikoli. Architektura PC - adresace

53 Architektura PC - rozhraní Struktura prototypových desek Každá prototypová deska má na svém vstupu tzv. adresový dekodér. Přepínač slouží k volbě nastavené adresy.(Zde A0 až A9 včetně AEN) (rozsah adres tzv.“prototypových desek“ je mezi 300 až 31F (hexa) - 32 adres ) Teprve při souhlasu adresy (P=Q) dojde k dalším krokům – volba registrů, čtení či zápis dat, resetování atd. Jednotlivé kroky jsou podmíněny opět vstupními proměnnými (IOW,IOR,…) tak, aby se výstupními dekodéry (bin/jeden z osmi) daly ovládat registry umístěné na ofsetech adresy. Uvedené zařízení dokáže změnou vstupní adresy enablovat až 16 v/v zařízení, umístěných na výstupech dekodérů. Nutnou podmínkou, aby tohle vše fungovalo, je časová koincidence všech potřebných signálů v jeden časový okamžik. Proces adresování není statický, ale dynamický, a trvá (jednorázově) řádově ~ 1 us.

54 Architektura PC - rozhraní Příklad časové koincidence signálů, potřebných pro zápis dat v adresovém dekodéru do jednoho v/v zařízení (IOW, P=Q, AEN, LE. Tento obrázek ukazuje stav ke kterému dojde, když v obslužném programu pro inicializaci zápisu dat v PC zmáčknete „enter“. Časové měřítko je 2us/dílek. Takovýto průběh ( jednorázový děj s dobou trvání jednotek us ) umí zobrazit pouze digitální osciloskop nebo logický analyzátor. S klasickým analogovým osciloskopem byste nic nezahlédli.


Stáhnout ppt "Ing.M.Pfeffer,CSC Katedra fyziky nízkých teplot Architektura PC."

Podobné prezentace


Reklamy Google