Prezentace se nahrává, počkejte prosím

Prezentace se nahrává, počkejte prosím

Praktická realizace logických výrazů. Nejprve si opět musíme definovat nebo objasnit základní pojmy, které se budou v této kapitole používat: logický.

Podobné prezentace


Prezentace na téma: "Praktická realizace logických výrazů. Nejprve si opět musíme definovat nebo objasnit základní pojmy, které se budou v této kapitole používat: logický."— Transkript prezentace:

1 Praktická realizace logických výrazů

2 Nejprve si opět musíme definovat nebo objasnit základní pojmy, které se budou v této kapitole používat: logický člen je elementární (základní) logické zařízení mající alespoň jeden vstup a jeden výstup a transformující vstupní logický signál (dvouhodnotový) podle nějaké elementární logické funkce. Podle toho, jakou logickou funkci logický člen realizuje, rozeznáváme : kombinační logický člen zvaný hradlo je obvod realizující elementární kombinační logické funkce, tj. výstup z těchto obvodů závisí pouze na okamžitém vstupním signálu – obr. 2.1

3 sekvenční logický člen je obvod realizující elementární sekvenční funkci, tj. výstup z těchto obvodů závisí nejenom na okamžitém vstupním signálu, ale i na předcházejícím stavu. Mají schopnost dočasně nebo trvale uchovat nastavený stav i po zániku příčiny tohoto stavu (vstupního signálu ). kombinační logický obvod je skupina dvou či více kombinačních logických členů vzájemně propojených tak, aby realizovaly žádané kombinační logické funkce sekvenční logický obvod je skupina dvou či více logických členů realizujících sekvenční logickou funkci, to znamená, že obvod obsahuje alespoň jeden paměťový člen klopný obvod je obvod, jehož výstupní signály se mění skokem mezi dvěma hodnotami amplitudy.

4 Klopné obvody se používají jako paměťový logický člen a podle počtu stabilních stavů se dělí na : bistabilní klopný obvod má dva stabilní stavy; jeden stav přechází skokem ve druhý, je-li přiveden příslušný vnější signál astabilní klopný obvod nemá žádný stabilní stav monostabilní klopný obvod má jeden stabilní stav

5 logický zisk N (neboli rozvětvení) se udává u číslicových obvodů a značí, kolik dalších vstupů obvodů lze připojit k výstupu daného členu, aniž by byla ohrožena správná činnost obvodu (zásadně se předpokládá připojení vstupů obvodů stejné typové řady). Rozlišuje se logický zisk pro úroveň logické 1a pro úroveň logické 0. šumová imunita (též protiporuchová odolnost) je citlivost obvodu na malé náhodné signály. Je určena nejvyšším vstupním napětím, které logický obvod spolehlivě přijímá jako úroveň logické 0 (L), či nejnižším vstupním napětím které logický obvod spolehlivě přijímá jako úroveň logické 1 (H).

6 impuls je rychlá změna velikosti fyzikální veličiny s omezenou dobou trvání, často velmi krátkou. Vyznačuje se amplitudou a dobou trvání. Je to přechodný děj, jehož průběh má charakteristické části, které jsou vyznačeny pro nejběžnější, tj. obdélníkový impuls.

7 Rozdělení logických členů Logické členy se dělí podle nejrůznějších hledisek při čemž nejčastější rozdělení je podle : funkce, kterou logické funkce realizují : kombinační sekvenční  podle druhu signálu, který je nositelem logické informace elektromechanické - signál je elektrické napětí nebo proud a síla ( relé ) elektrické - signál je elektrické napětí nebo proud optoelektrické - signál je světelný tok a elektrické napětí nebo proud pneumatické - signál je mechanický tlak

8  podle zesilovací schopnosti pasivní aktivní  Elektronické obvody se dělí dále na : elektromechanické, kde je logická funkce realizována pomocí relé diodové, kde je logická funkce je realizovaná pomocí diod tranzistorové, kde je logická funkce je realizovaná pomocí tranzistorů integrované, kde je logická funkce je realizovaná pomocí integrovaných obvodů. Tyto obvody jsou z elektrických obvodů nejpoužívanější a nejperspektivnější

9 Kombinační logické členy

10 Elektromechanické logické členy Elektromechanické logické členy jsou tvořeny pomocí relé a jejich kontaktů. Základní logické funkce jsou pak pomocí relé realizovány následovně: inverze (negace) pomocí rozpojovacích kontaktů logický součin (konjunkce) pomocí kontaktů zapojených do série logický součet - disjunkce : pomocí kontaktů zapojených paralelně

11 Realizace základních logických funkcí Invertor Není-li na cívce relé napětí (a = 0) je rozpínací kontakt a v klidové poloze a výstupními svorkami může procházet proud (y = 1). Naopak je-li na cívce relé napětí (a = 1) je relé kotva přitažena, kontakty se rozepnou a přeruší výstupní obvod (y = 0). Ostatní logické funkce se mohou pomocí relé vytvářet dvěma způsoby: kombinací vstupních vinutí u relé s několika vinutími kombinací vzájemného spojení kontaktů relé

12 Logický součin (AND) Logický součin se realizuje pomocí tolika relé, kolik je vstupních proměnných. Všechny vstupní kontakty jsou zapojeny v sérii. Na výstupu je y = 1 pouze v případě, že je současně na cívky všech relé přivedeno napětí, tj. logická 1.

13 Logický součet (OR) Logický součet se realizuje pomocí tolika relé, kolik je vstupních proměnných. Všechny zapínací kontakty jsou zapojeny paralelně. Na výstupu je y = 1 jen tehdy, je-li alespoň na cívce jednoho relé přivedeno napětí, tj. logická 1. Pomocí těchto tří základních zapojení se dá realizovat jakákoliv kombinační logická funkce a tomu odpovídající logický obvod.

14 Opakovač Opakovač se realizuje pomocí relé se spínacím kontaktem. Je-li a = 0, kotva zůstane v klidu a na výstupu je rovněž logická 0. Naopak dostane-li se na cívku relé, tj. logická 1 (a = 1) sepne i kontakt a, čímž se na výstup dostane napětí reprezentující logickou 1.

15 Použití reléových obvodů Reléové logické obvody se používají velmi zřídka, ale zde se jim budeme věnovat proto, že se u nich dá nejsnáze pochopit realizace základních kombinačních logických funkcí. Používají se výhradně tam, kde převládají jednoduché logické funkce. Je to obvykle v silových elektrických obvodech, kde se místo elektronických prvků používají kontaktní spínače. Již delší dobu se i v této oblasti prosazují integrované obvody, takže se rozdíl mezi slaboproudými a silnoproudými obvody se stále více zmenšuje.

16 Při kreslení schémat musíme dodržovat následující pravidla :  pro každou nezávisle proměnnou nakreslíme jeden kontakt (označený malými písmeny) příslušného relé (označeného písmeny velkými)  spínací kontakt odpovídá nezávisle proměnné v přímém tvaru  rozpínací kontakt odpovídá nezávisle proměnné v negovaném tvaru  sériové řazení kontaktů odpovídá logickému součinu  paralelní řazení kontaktů odpovídá logickému součtu

17 Pro zjednodušení při kreslení schématu se nekreslí relé představující nezávisle proměnnou, ale jen jejich kontakty. Schéma se popisuje následovně:  relé y je pod napětím, jen když jsou kontakty a i b sepnuty (logický součin)  relé y je pod napětím, když alespoň jeden z kontaktů a nebo b jsou sepnuty (logický součet) Praktický postup si ukážeme na následujících příkladech : Příklad: Nakresli schéma pomocí relé s logickou funkci y = a. b + c

18 Příklad: Nakresli reléové schéma odpovídající logické funkci y = a. (b + c) Jak jste si povšimli postupujeme stejně, jako v matematice což znamená, že násobení (logický součin) má přednost před sčítáním (logický součet). Proto je třeba, chceme-li dát přednost logickému součtu, příslušné nezávisle proměnné dát do závorek. Nepoužijeme-li je, má automaticky přednost logický součin.

19 Příklad: Nakresli reléové schéma odpovídající logické funkci y = [(a + b. c). d + c. e]. f Postup při kreslení složitějších rovnic je následující :  realizujeme logické součiny vyskytující se v kulatých závorkách  realizujeme kulatou závorku, eventuelně s ní související logický součin  je-li v rovnici více kulatých závorek, opakujeme postup nezávisle pro každou závorku zvlášť  provedeme operaci realizující vztah mezi kulatými závorkami (ve 3. příkladu pouze vztah mezi závorkou a členem c. e

20  tímto způsobem postupně vytvoříme celé schéma pro hranatou závorku a dále postupujeme obdobně (vyskytují-li se ještě další závorky)

21 Základní charakteristiky elektronických logických členů Protože se dále budeme zabývat hlavně elektronickými logickými členy, bude nás zajímat celá řada jednak dalších pojmů a jednak parametrů obvodů jako jsou: logický zisk N (též výstupní větvení – fan out angl. ) je počet jednotkových vstupů, které může výstup napájet bez ztráty logické úrovně (obvody nelze zatěžovat bez omezení !) vstupní větvení je počet jednotlivý vstupů, které vstup obvodu představuje pro výstup, který ho napájí

22 zpoždění signálu členem je doba nutná k přechodu z logické úrovně 0 (L) do logické úrovně 1 (H) na obrázku označená jako t PD1 nebo obráceně t PD0. Charakteristické zpoždění je pak dáno vztahem : t = (tpd0 + tpd1 )/2

23 náběh impulsu (náběžná či vzestupná hrana) je doba měřená od okamžiku, kdy signál dosáhne 10% své maximální hodnoty až do okamžiku kdy dosáhne 90 % maximální hodnoty. Na obrázku je náběh označen t r. doběh impulsu (spádová či sestupná hrana, týlová hrana) je doba za kterou signál poklesne z 90 % na 10 % své maximální hodnoty. Na obrázku je označen t f.

24 aktivní délku impulsu se obvykle značí t i Má-li vstupní signál příliš dlouhý náběh ( nebo doběh ) je signál na výstupu logického obvodu po dlouhou dobu v oblasti nestability. Tato doba je na obrázku označena t. Po dobu t se mění výstupní signál logického obvodu libovolně z úrovně logické 0 na úroveň logické 1 a naopak - je nestabilní. Poznámka : Protože toto je samozřejmě nežádoucí stav, je vždy nutné zvolit takové logické členy, aby oblast nestability byla minimalizována.

25 hladiny úrovně napětí logické 0 a logické 1. Podle konstrukce logických členů je definováno minimální a maximální napětí pro logické signály 0 a 1 jak na vstupu tak i na výstupu. Příklady těchto hladin pro obvody TTL jsou v dalším výkladu u konkrétního obvodu, při čemž: U IL je označení pro vstupní signál logické 0 U IH je označení pro vstupní signál logické 1 U OL je označení pro výstupní signál logické 0 U OH je označení pro výstupní signál logické 1

26 odolnost proti rušení je charakterizována pomocí amplitudy vstupního signálu, který způsobí změnu stavu na výstupu logického členu (obvodu). V nejhorším případě je odolnost proti rušení dána rozdílem hladin, tj. na úrovni logické 1 je U OH – U IH a na úrovni logické 0 je U IL – U OL. Pro člen TTL je tedy odolnost proti rušení na úrovni logické 1 = 2,4 – 2,0 = 0,4 V logické 0 = 0,8 - 0,4 = 0,4 V

27 Z toho vyplývá, že při zaručené poruchové odolnosti při nejnepříznivějších napěťových poměrech se může bez následků objevit poruchový impuls o napětí Ušš =  0,4 V . Pokud se vezme v úvahu překlápěcí úroveň napětí cca 1,4 V, pak úroveň skutečné poruchové odolnosti činí asi 1 V. Poznámka : V praxi se mohou tyto hodnoty překročit, pokud je rušivý signál dostatečně krátký (logický obvod nestačí reagovat ).

28 maximální pracovní kmitočet je nejvyšší možný kmitočet, který je logický obvod ještě schopen zpracovat či reagovat na něj. Z výše uvedeného je patrné, že to úzce souvisí se zpožděním logického členu a s velikostí náběžné a spádové hrany signálu. Pro vyšší kmitočty již obvody nejsou schopny signál reprodukovat. přípustný rozptyl napájecích napětí souvisí s výrobní technologií. Některé technologie připouští jen velmi malé změny napájecích napětí jako TTL  5 %Ucc ), jiné naopak velmi velké ( CMOS až 300 % Ucc). pro odběr energie často platí, že čím má logický obvod větší odběr, tím je menší zpoždění v logické síti.

29 připojení nepoužitých vstupů. Při realizaci logických obvodů se často stává, že nepoužijeme vždy všechny vstupy logických členů. Tyto nepoužitelné vstupy musíme ošetřit tak, aby přes ně nedocházelo k rušení funkce obvodu parazitními signály (neponechávají se nezapojené), protože obvody jsou většinou realizovány jako zesilovače s velmi vysokým zesílením. Zásadně platí, že nepoužité vstupy logických součinů se připojují na logickou 1 a nepoužité vstupy logických součtů na logickou nulu (potenciál země). V řadě případů lze spojit vstupy paralelně a tak omezit počet nepoužitých vstupů.

30 Rozdělení podle typu logiky a stupně integrace Číslicové integrované obvody (dále též jen IO)můžeme rozdělit podle mnoha hledisek. Následující hlediska jsou nejpoužívanější:  logické úrovně  výkon  rychlost  typ tranzistorů  stupeň integrace  druh vazby

31 Rozdělení z hlediska logických úrovní Provádí se proto, že existují 2 druhy úrovní :  nízké  vysoké Mezi nízkoúrovňové logiky se počítají takové, kde je rozdíl mezi signálem odpovídajícím logické 1 a signálem odpovídajícím logické 0 menší nebo roven 5V. Do vysokoúrovňové logiky se řadí všechny, kde je rozdíl mezi signály odpovídajícími logické 0 a logické 1 větší než 5V. Výhoda nízkoúrovňových je v jejich rychlosti, ale zároveň náchylnější na rušení, takže se nedají použít v provozech s větším výskytem rušení.

32 Rozdělení podle typů tranzistorů  IO s bipolárními monolitickými tranzistory  IO s tranzistory typu MOS. Logika s tranzistory typu MOS se používá tam, kde jde o rozsáhlé zapojení jako paměti nebo několikanásobné posuvné registry. Tyto tranzistory totiž kladou 10x menší nároky na plochu křemíkové destičky. Jejich nevýhoda bývá o řád nižší rychlost. Rozdělení podle výkonu  IO s malým výkonem - do 5 mW  IO se středním výkonem - do 20 mW  IO s velkým výkonem - přes 20 mW

33 Rozdělení podle rychlosti  pomalé - se zpožděním signálu pro jednoduché obvody nad 20 ns)  středně rychlé - se zpožděním signálu pro jednoduché obvody v rozmezí ns  rychlé - se zpožděním signálu pro jednoduché obvody pod 8 ns Rozdělení podle stupně integrace  malý stupeň integrace - SSI Small Scale Integration  střední stupeň integrace - MSI Medium Scale Integration  velký stupeň integrace - LSI Large Scale Integration)  velmi velký stupeň integrace - VLSI Very Large Scale Integration

34 Obvody s malým stupněm integrace mají počet logických členů maximálně 20, v průměru obsahují 6 logických členů. Obvody se středním stupněm integrace mají počet členů v rozmezí , v průměru obsahují 30 logických členů. Velký ( tisíce až desetitisíce tranzistorů na čipu ) a velmi velký ( statisíce až miliony ) stupeň integrace mají obvody vyráběné na objednávky zákazníků, jako paměti, mnohasetkrokové registry, celé kalkulačky, převodníky kódů apod

35 Rozdělení podle druhu vazby Toto rozdělení IO je nejčastější a nezdůrazní-li se jinak, mluví se o tomto způsobu dělení. Jedná se o obvody:  RCTL - s odporově kapacitní vazbou  DCTL - s přímou vazbou  DTL - s diodovou vazbou  RTL - s odporovou vazbou  ECL - s emitorovou vazbou  CTL - s doplňkovou vazbou  LSL - protiporuchové vysokoúrovňové obvody  TTL - s víceemitorovými tranzistory  MOS - unipolární IO sestavené z tranzistorů typu MOS

36 Druhy logik Již byl probrán způsob, jak ze slovního zadání vytvořit rovnici, tzn. jak určitý logický problém vyjádřit algebraicky. To je ovšem pouze polovina cesty vedoucí k vyřešení problému. Ta druhá část je realizace. Jak prakticky provést konkrétní funkci. Jak již bylo řečeno základní logické operace v Booleově algebře jsou sčítání, násobení a negace. Každá rovnice vytvořená v Booleově algebře se skládá z kombinace těchto tří funkcí. Jde tedy o to jak realizovat obvod, který by měl na výstupu stavy odpovídající funkci násobení, sčítání nebo negace. Obvodu, který dokáže realizovat tyto funkce se říká hradlo. A tady se dostáváme k základnímu dělení číslicové techniky. Podle druhu logiky můžeme mít logiku kladnou nebo zápornou. Hradlo přiřazuje stavům určitou úroveň napětí. Jestliže má stav 1 kladnější úroveň napětí než stav 0, jedná se o kladnou logiku. Pokud má stav 1 zápornější úroveň napětí než stav 0, jedná se o zápornou logiku. Ve většině konstrukcí se používá kladná logika.

37 Typy logik Další dělení v rámci jednotlivých druhů logik je podle typu, tj. podle toho z čeho jsou jednotlivá hradla vyrobena. Jsou to tyto typy :  DL- diodová logika  DTL- diodově tranzistorová logika  RTL- rezistorově tranzistorová logika  TTL- tranzistorově tranzistorová logika  CMOS- complementary metal-oxid semiconductor  ECL- emitorově vázaná logika  LSL - protiporuchová logika (Langsame Storsichere Logik

38 Jak je patrné z názvů typů logik, rozdělují se podle součástek použitých při jejich výrobě. Obsahují vždy spínací prvek, diodu nebo tranzistor, a pak samozřejmě rezistor k omezení proudů. Rozdíl u jednotlivých typů logik je také v úrovních napětí, které přiřazují jednotlivým logickým stavům. V následující části budou rozepsány jednotlivé typy, u každého příklad zapojení nějakého hradla a vysvětlení činnosti, a potom napěťové úrovně, které u jednotlivých typů reprezentují logické stavy 1 a 0.

39 DL - diodová logika Obsahuje jako spínací prvek diody a dále omezovací rezistory. Dioda propouští proud, jestliže je na anodě kladnější napětí než na katodě. V tomto stavu se chová jako sepnutý spínač. Jinak je mezi anodou a katodou maximální odpor.

40 Jestliže se na vstupech prvého logického členu (vlevo) a nebo b objeví kladné napětí, odpovídá to logické 1, dioda se chová jako sepnutý spínač a vstupní stav 1 se objeví na výstupní svorce y. Pouze v případě, že na obou vstupech bude napětí 0 V, což odpovídá logickému stavu 0, budou obě diody zavřeny a na výstupu se přes odpor R objeví zemní potenciál, tj.0. Toto hradlo tedy vykonává funkci logického součtu - OR.

41 Druhý logický člen (vpravo) má funkci logického součinu. Jestliže je kterýkoliv ze vstupů a (b) v logické 0, pak i výstup je v logické 0 – AND. Diodové logické členy se používají pro svou jednoduchost. Jejich výhodou je univerzálnost, neboť mohou pracovat s rozdílnými úrovněmi logické hodnoty jedna. Jejich nevýhoda spočívá hlavně v tom, že s nimi nelze realizovat invertory, jsou vhodné pouze pro realizaci logického součtu a součinu. Vzhledem k tomu, že tyto dvě funkce netvoří úplný soubor základních logických funkcí, nemůžeme tedy pomocí nich realizovat libovolnou logickou funkci. Další nevýhodou je to, že to jsou obvody pasivní a proto se musí ve složitějších obvodech za hradla AND zapojovat zesilovač - na výstupu je úbytek napětí ( způsobený úbytkem napětí na diodě ), který se jeví jako snížení úrovně logické hodnoty 1 a zvýšení úrovně logické hodnoty 0.

42 Diodové logické obvody se často používají ve složitých logických sítích - například dekodérech, v počítačích ve spojení s dalšími součástkami jako tranzistory. Diodová logika bývá maximálně dvoustupňová. Aby se obnovily hladiny, musí se v pravidelných odstupech zařazovat tranzistory. V impulsovém provozu vzniká na diodové logice zkreslení čel i týlů impulsů vlivem parazitických kapacit. Další nevýhodou je to, že to jsou obvody pasivní a proto se musí ve složitějších obvodech za hradla AND zapojovat zesilovač - na výstupu je úbytek napětí ( způsobený úbytkem napětí na diodě ), který se jeví jako snížení úrovně logické hodnoty 1 a zvýšení úrovně logické hodnoty 0. Diodové logické obvody se často používají ve složitých logických sítích - například dekodérech, v počítačích ve spojení s dalšími součástkami jako tranzistory.

43 Diodová logika bývá maximálně dvoustupňová. Aby se obnovily hladiny, musí se v pravidelných odstupech zařazovat tranzistory. V impulsovém provozu vzniká na diodové logice zkreslení čel i týlů impulsů vlivem parazitických kapacit.

44 DTL - diodově tranzistorová logika Tento typ logiky používá aktivní prvek tranzistor, a proto musí mít zvláštní zdroj napětí Ucc, který mu umožňuje činnost. Tyto logické členy využívají tranzistor jako spínač - tranzistor pracuje ve spínacím režimu, tj. je buď zcela uzavřen ( zahrazen ) a proud jím téměř neprochází, nebo je zcela otevřen a proud jím procházející je omezen pouze velikostí vnějších impedancí.

45 Tranzistor propojí kolektor s emitorem pouze tehdy, je-li mezi bází a emitorem dostatečná úroveň napětí. Konkrétně v tomto obvodu se napětí Ucc na bázi objeví pouze tehdy, když jsou všechny 3 diody zavřené (na vstupech a, b, c je logická 1, nebo jsou tyto vstupy odpojené). V tom případě je na bázi kladnější napětí než na emitoru, tranzistor se otevře, propojí kolektor s emitorem a na výstupu bude zemní potenciál, tj. 0. Tyto 3 diody budou zavřené pouze v okamžiku, kdy na a, b i c bude logická 1. Ve všech ostatních kombinacích bude alespoň jedna z diod otevřená, tím pádem tranzistor zavřený a na výstupu tedy bude napájecí napětí Ucc, tj. logická 1.

46 Z pravdivostní tabulky je zřejmé, že toto zapojení by realizovalo funkci NAND. Logické úrovně jsou u tohoto typu logiky stanoveny takto : při Ucc = 12 V je na výstupu logická 0 napětí menší než 1,7 V logická 1 napětí větší než 10 V a na vstupu logická 0 napětí menší 4,5 V logická 1 napětí větší než 7,5 V Jestliže se tedy na výstupu y objeví větší napětí než 10 V, jedná se o logickou úroveň 1. Jestliže se na y objeví napětí menší než 1,7 V jedná se o logickou 0. Napětí 1,7-10 V neodpovídá ani jednomu stavu, jedná se o hazardní stav, a tato napětí se nesmí na výstupu objevit.

47 Na vstupní úrovně napětí jsou kladeny daleko menší nároky, jak je vidět v druhé části tabulky, a proto je také hazardní pásmo daleko užší.

48 RTL - rezistorově tranzistorová logika Nevýhodou této logiky je malá odolnost proti rušení (řádově to je asi 0,2 V) a malý logický zisk (N= 3 až 4), což znamená, že na výstup mohu připojit 3 až 4 vstupy dalšího zařízení. Logický zisk (angl. fan out) tedy vyjadřuje zatížitelnost výstupu hradla. Jestliže přivedeme na kterýkoliv ze vstupů kladné napětí, tj. logickou 0, příslušný tranzistor sepne a propojí tak výstup se zemí. Na y bude logická 0. Pouze když všechny 3 tranzistory budou zavřené (a=0, b=0, c=0) bude na výstupu y plné napětí a tedy logický stav 1. Toto hradlo vykonává funkci NOR.

49 RTL - rezistorově tranzistorová logika Nevýhodou této logiky je malá odolnost proti rušení (řádově to je asi 0,2 V) a malý logický zisk (N= 3 až 4), což znamená, že na výstup mohu připojit 3 až 4 vstupy dalšího zařízení. Logický zisk (angl. fan out) tedy vyjadřuje zatížitelnost výstupu hradla. Jestliže přivedeme na kterýkoliv ze vstupů kladné napětí, tj. logickou 0, příslušný tranzistor sepne a propojí tak výstup se zemí. Na y bude logická 0. Pouze když všechny 3 tranzistory budou zavřené (a=0, b=0, c=0) bude na výstupu y plné napětí a tedy logický stav 1. Toto hradlo vykonává funkci NOR.

50 TTL - tranzistorově tranzistorová logika Tyto obvody pracují obdobně jako obvody typu RTL, pouze se na vstupu používá místo rezistorů víceemitorový tranzistor a kaskáda tranzistorů s vysokým zesílením. Tím je také odstraněna nevýhoda RTL malé odolnosti vstupů proti rušení.

51 Logický negovaný součin zde vzniká na víceemitorovém tranzistoru T1. Logický negovaný součet pak na dvojici (y = A + B ) či entici (y = A +….+ N) paralelně řazených tranzistorů. Tím je využito jednoduché konstrukce hradla. Pokud jsou oba vstupy víceemitorové, pak ve výsledku bude realizován negovaný součet součinů například pro dvouemitorové vstupní tranzistory bude y = A. B + C. D Napájecí napětí těchto obvodů je 5 V. Napětí, při kterém se obvod překlápí mezi logickou 0 a 1 je přibližně 1,4V. Logický zisk je 10, u výkonových hradel pak 30.

52 Hradlo realizující negovaný logický součet

53 Pro pochopení činnosti těchto obvodů si vysvětlíme nyní činnost nejjednoduššího logického členu - invertoru, který je použit v integrovaném obvodu Jde o pozitivní logiku, protože U 0 < U 1. U tohoto invertoru rozeznáváme dva stavy, a to stav, který nastane v obvodu, je-li jeho vstupní signál logická 0 a stav, který nastane, je-li jeho vstupní signál logická 1.

54 Při prvním stavu je vstupní emitorový proud tranzistoru T l dán odporem R 1 zapojeném v obvodu báze tranzistoru a odporem přechodu báze-emitor. Na tranzistoru je napětí ≤ 0,8 V. Maximální vstupní proud emitoru je 1,6 mA. Napětí na bázi tranzistoru T 2 je pak U b2 = U vst(o) + U kesat je však malé na otevření tranzistoru T 2, proto zůstává tento tranzistor spolu s tranzistorem T 4 uzavřen a pouze tranzistor T 3 je otevřen. Na výstupu je pak výstupní signál rovný úrovni logické 1 definovaný pro zatížení 10 vstupy různých návazných obvodů. Vstupní proud při signálu logická 0, který jde do výstupu předchozího logického členu, je dán odporem R l = 4 k Ω v bázi vstupního tranzistoru T l a odporem přechodu.

55 Platí tedy : I vst(1) = (U cc – U be1 )/ R 1 Vstupní proud při signálu logické 1, který je odebírán z výstupu předchozího obvodu, je pak dán součtem jednotlivých paralelně spojených vstupů. Protože jde o velmi malé proudy (nejvýš 40 μ,A pro každý vstup), neovlivní při velké proudové rezervě při signálu logické 1 logický zisk. Úroveň minimálního vstupního signálu logické 1 je 2,4 V při zatížení 10 vstupy, tj. při odběru 0,4 mA. Typické napěti U výst(1) při vstupním napětí 0,8 V je 3,3 V.

56 Druhý stav výstupu nastane, je-li vstup na napětí blízkém napětí napájecímu. Tranzistor T l pracuje v inverzním režimu, jeho kolektor je spojen s bází tranzistoru T 2, proto napětí na kolektoru je 2U be a tranzistor je otevřen. Emitorový proud tranzistoru T 2 se pak dělí na proud procházející odporem R3 a proud procházející do báze tranzistoru T 4, který se tímto proudem otevírá. Napětí na bázi tranzistoru T 3 (U kesT2 + U beT4 ) je přibližně 1,1 V, a protože toto napětí je téměř stejně velké jako U kesT4 + U d, tranzistor T 3 se zavírá.

57 Na výstupu je pak výstupní napětí 0,4 V při výstupním proudu 16 mA. Úroveň napětí na vstupu nesmí poklesnout pod 2 V, aby byl výstupní signál logická 0. Protože při vysokých kmitočtech na impedančně nepřizpůsobených vedeních vznikají odrazy a tím i špičky záporné polarity, kterými by se přetěžoval přechod báze-emitor vstupního tranzistoru T l, přidávají se u novějších invertorů (ale i dalších logických členů) na vstupy tzv. záchytné (clampovací) diody, které tyto špičky omezí.

58 Pro použití TTL jsou určeny tyto úrovně napětí :

59 Hradla s otevřeným kolektorem Hradla s otevřeným kolektorem se používají jednak pro možnost výstupem ovládat vyšší napětí (například 15 či 30 V), nebo umožňují paralelní řazení těchto hradel. Parametry jsou shodné s parametry standardních členů. Toto paralelní řazení hradel se nazývá „montážní NEBO“ (WIRE-OR), jehož symbolická značka je na obrázku.

60 Paralelním propojením kolektorů výstupních tranzistorů je možné realizovat logickou funkci negovaného součtu až 7 dvouvstupých součinů (u označení například 7401N-S3 je to až 150 paralelně řazených obvodů). Pro paralelní řazení však existují určitá pravidla. Podle počtu paralelně připojených obvodů se připouští zatížitelnost 1 až 10 vstupy dalších logických obvodů. Většinou se požaduje, aby výstup obvodů logického členu budil další obvody TTL. O počtu paralelně řazených členů a logickém zisku vypovídá tabulka ze slejdu 68.

61 Integrované obvody obsahující hradla typu TTL jsou například u našich výrobců označeny písmeny MH, Texas instrument své výrobky značí SN. První dvojčíslí označuje v jakých pracovních teplotách může obvod pracovat. Tato dvojčíslí jsou 54, 74 nebo 84. Další číslice pak už označují o jaká hradla konkrétně jde. Například : MH čtveřice dvouvstupových hradel NAND MH šestice hradel invertor

62 Logik TTL je celá řada :  STTT - logika založená na diodách a tranzistorech v provedení Schottky  LSTTL - logika nízkopříkonová Schottky  ALSTTL- pokročilá nízkopříkonová logika Schottky  FTTL - rychlá logika TTL (Fast TTL)

63 Poměry ve funkci WIRE-OR Realizovaná funkce WIRE-OR patří mezí nejjednodušší obvody. Je to vlastně modifikace obvodu 54/7400, u níž je vynechán tranzistor T 3, dioda Dl a odpor R 4. Parametry jsou shodné s parametry standardních členů. Paralelním propojením kolektorů výstupních tranzistorů je možné realizovat logickou funkci negovaného součtu až ze sedmi dvouvstupových součinů. Podle počtu paralelně připojených obvodů se připouští zatížitelnost jedním až deseti vstupy dalších logických obvodů. Další typ má označení 7401N-Sl, který má naprosto stejné zapojení jako typ 7401N, ale podstatně lepší vlastnosti koncového tranzistoru, který snese napětí U k = 15 V a proud I k = 16 mA, a proto je vhodný jako převodník nízkoúrovňové na vysokoúrovňovou logiku.

64

65 Pro logické operace, kde je nutný větší počet negovaných součtů, je určen obvod 7401N-S3 a je-li společná zátěž tvořena jedním nebo dvěma vstupy následujících logických obvodů, může být zapojeno paralelně až 150 obvodů 7401N-S3. Většinou se požaduje, aby výstup obvodů logického členu s otevřeným kolektorem budil další obvody TTL. Jedna část může budit až 10 dalších obvodů. Jsou-li části dvě, je možné budit až 9 obvodů atd. Pro každý případ je však třeba použít správného zatěžovacího odporu RL, který se určí pomocí Ohmova zákona. Protože jsou elektrické poměry při obou stavech různé, je třeba volit vhodný odpor podle obou hledisek, a to se zřetelem na definované napětí nejmenšího výstupního signálu logické 1, které je 2,4 V a největšího výstupního signálu logické 0, které je 0,4 V. Výpočtem obdržíme maximální a minimální odpor RL, který je třeba v tomto rozmezí volit.

66 Jestliže je buzeno tímto obvodem deset dalších obvodů, dostaneme výpočtem odpor RLmin = ¥. V tomto případě se musí použít RL = 4kΩ, čímž budou splněny podmínky pro signál logické 1. Pro signál logické 0 výstupní napětí přesáhne 0,4 V, maximálně však 0,43 V. Výpočet maximálního a minimálního odporu RL se provede následovně :

67  Podle předcházejícího obrázku platí pro 4 paralelně řazená hradla 7404 a 4 hradla jako zátěž : Dále platí : Takto je možno vypočítat zátěžový odpor i pro jiná provedení logiky TTL.

68

69 Řady STTL, LSTTL a ALSTTL jsou v podstatě řady obvodů TTL, kde se pro zlepšení dynamických vlastností používají Schotkyho diody. Schottkyho diody (ale i na této bázi realizované tranzistory (obr. 3.20) jsou rychlé spínací diody s velmi malým úbytkem napětí UAK v přímém směru, kde je místo obvyklého polovodičového přechodu přechod polovodič – kov. Tato dioda je přidána do základního schématu TTL obvodů a zabraňuje nasycení některých tranzistorů. Tím umožňuje zrychlit činnost při nezměněné spotřebě nebo zmenšit spotřebu s nezměněnou rychlostí.

70

71 Shrnutí vlastností integrovaných obvodů TTL  velmi dobré dynamické vlastnosti  velmi dobře definované různé parametry  široký sortiment typů ( přes 200 funkcí )  snadno použitelné dobré výrobky  další kompatibilní řady s jednoduchými a jasnými konstrukčními pravidly  odolné výrobky  nízká cena

72 MOS - logika s unipolárními tranzistory Tento typ logiky nevyužívá bipolární tranzistory, ale unipolární, tj. tranzistory řízené elektrickým polem. Výhody jsou dány vlastnostmi unipolárních tranzistorů. Především velký vstupní odpor, malá spotřeba. U nás jsou integrované obvody typu CMOS značeny písmeny MHB, v zahraničí CD, MC nebo jsou označeny pouze čísly : MHB čtveřice dvouvstupových hradel NOR CD trojice třívstupových hradel NAND

73 Obdobně jako u logiky TTL existuje i zde řada typů :  CMOS  HCMOS (má označení 74HC) – kombinovaná technologie CMOS s lokálně oxidovaným křemíkem – kompatibilní s LSTTL  HCTMOS (má označení 74HCT)  ACMOS (má označení 74AC) - kompatibilní s CMOS  ACLMOS (má označení 74ACL) - kompatibilní s FTTL Pokud je v označení na počátku číslo 74, znamená to, že obvod je většinou schopen spolupracovat s některou z logik TTL. Rozdíly v těchto logikách jsou uvedeny v následující tabulce.

74

75 Shrnutí vlastností integrovaných obvodů typu MOS MOS - pomocí této technologie se nevyrábí žádná logická stavebnice jako u ostatních typů integrovaných obvodů, ale používá se k výrobě složitých obvodů jako velkokapacitních pamětí, posuvné mnohasetkrokové registry,generátory znaků, mikroprocesory nebo zákaznické obvody. CMOS - obvody s tímto označením rozumíme komplementární unipolární integrované obvody, které mají zatěžovací rezistor nahrazen dalším tranzistorem MOS s kanálem opačného typu buzeným protifázově. Tím se podstatně sníží klidový příkon. Na rozdíl od integrovaných obvodů typu MOS však tento typ umožňuje výrobu stavebnice. Protože se jedná rovněž o velmi používané IO a navíc kompatibilní s nejpoužívanějšími stavebnicemi typu TTL.

76 Jejich základní vlastností je velmi malá spotřeba. V klidovém stavu obvody téměř neodebírají žádný proud, protože vnitřní impedance jsou řádově v megaohmech. Člen CMOS má spotřebu hlavně při změnách stavu, kdy dodává proud pro nabití a vybití parazitních kapacitních obvodů ( to je i vysvětlení, proč spotřeba roste s kmitočtem ). Obvody CMOS napájené napětím menším než 10 V dosahují kmitočtu kolem 1 MHz spotřeby řady LS, z toho vyplývá že je tedy vhodné je používat pro logické obvody s malou rychlostí operací. Takovýto obvod má zpoždění ns.

77 Rychlost obvodu závisí na velikosti napájecího napětí, které se může měnit ve velmi širokém rozmezí od + 3 do + 12 V. Napájení nemusí mít tak dobré vlastnosti, jako pro TTL. Výstupní větvení (logický zisk ) je velké cca 50. Vlivem kapacit vstupů však dochází ke zhoršování signálu. Čelo a týl impulsu se mohou tak zhoršit, že signál zmizí. Uváděná odolnost proti rušení až 45 % napájecího napětí. Pokud ale budou odchylky napětí značnější, mohou velké vnitřní impedance snadno fungovat jako anténa - tento jev se u obvodů TTL s malými impedancemi se tolik neuplatní. Řady obvodů CMOS se uplatňují jako náhrada za řady TTL v oblasti průmyslové automatizace hlavně z důvodů malé spotřeby, odolnosti proti rušení a jednoduchosti napájecích zdrojů.

78 ECL - emitorově vázaná logika Tento typ se používá především pro vysoké frekvence. Otevřený tranzistor T 1 vytvoří na rezistoru R 3 úbytek napětí. Přivádíme-li na všechny 3 vstupy logickou 0, jsou tranzistory zavřené a na kolektorech je plné napětí. Zmizí úbytek napětí na R 3, čímž se může otevřít tranzistor T 4. Přes ten se na výstup Y dostane logická 1. Bude-li kterýkoliv ze vstupních tranzistorů T 1, T 2 a T 3 sepnutý, změní se napěťové poměry na R 3, zavře se tranzistor T 4 a na výstupu Y se objeví zemní potenciál, tedy logická 0. Tranzistor T 4 napomáhá činnosti obvodu tím, že urychluje překlopení tranzistorů z jednoho stavu do druhého.

79 Výběr logické stavebnice Z uvedeného přehledu dělení a typů integrovaných obvodů je zřejmé, že výběr logické stavebnice není snadný a musí se při něm počítat s následujícími faktory:  rychlost -vybere se nejpomalejší stavebnice vhodná pro realizaci zařízení, protože její spotřeba bude tím menší a náklady na napájení budou rovněž malé  spotřeba -může být jak bezvýznamná, tak i prvořadá ( při omezené kapacitě zdrojů )  napájecí zdroj - přednost se dává jedinému zdroji shodnému s napájecími zdroji již použitými ve zbývající části systému. Jednoduchý napájecí zdroj bude vždy levný. V tomto směru je řada CMOS nejlepší ( napětí 3 ÷ 15 V a funkce členu je málo citlivá na rychlé změny napájecího napětí ).

80  cena logických obvodů  zajištění dodávek - část stavebnice, prosazená již na trhu součástek, existence více dodavatelů.  odolnost proti rušení –jedná se o nalezení kompromisu mezi :  vstupní impedancí obvodu  úrovní překlápění členu  zpožděním logického členu ( rychlost )  počet funkcí realizovaných v dané stavebnici -velká rozmanitost funkcí umožňuje většinou vytvořit systém s minimálním objemem ( tedy i s minimální cenou a maximální spolehlivostí ).  kompatibilita - mezi zavedenou stavebnicí a příbuznými řadami ještě více rozšiřuje možnosti určité stavebnice.

81  jednoduchá konstrukční pravidla :  správně zadaná pravidla sestavování (větvení ).  dobře specifikované parametry.  rozsah změn parametrů, kritických při funkci v reálném prostředí (je snadnější použití obvodů CMOS než obvodů TTL)  spolehlivost zavedení technologie  zvolený teplotní rozsah - změny teploty mají značný vliv na parametry, přestože nyní používané křemíkové tranzistory jsou mnohem méně citlivé, než dříve používané germaniové tranzistory. U průmyslové řady se rozlišují tři teplotní kategorie rozsah 0oC ÷ +70oC - normální řada rozsah -10oC  +80oC - řada s rozšířenou teplotou rozsah -55oC ÷ +125oC - pro extrémní podmínky, většinou užívaná armádou

82 Schematické značky V běžném zapojení se nerozkreslují vnitřní schémata zapojení jednotlivých hradel, ale používají se náhradní symboly. Na základě připomínek komitétů IEC ze strany USA a Francie v roce 1970 byly převzaty pro logické obvody značky ve tvaru obdélníka. Z tohoto důvodu se upustilo od používání americké normy MIL-STD 806B. Tvar značek Značky logických obvodů mají tvar obdélníku postaveného na kratší hraně a mohou být rozděleny na 3 pole.V těchto polích se umísťují informace o funkci, kterou plní logický obvod a dvě doplňková pole, kde se umísťují symboly označení vstupů a výstupů.

83

84

85 Velikost značek Značky se kreslí v základní síti s doporučenou velikostí modulu 2 mm. Doporučený poměr stran je 2:5, při čemž rozměr značky na výkresu se zaokrouhluje na celý násobek modulu. Ve schématu je dovoleno tutéž značku kreslit různou velikostí, například pro dosažení přehlednosti. Značky se kreslí na výšku a jejich otáčení se nepřipouští. Značení funkcí Funkce se označuje symbolem, pro který se používají velká písmena latinské abecedy a arabské číslice. Může být použito jednoho či více znaků napsaných bez mezer. Symbol je umístěn přednostně v horní části, případně uprostřed základního pole značky.

86 Značení vstupů a výstupů Vstupy a výstupy logického obvodu se rozdělují v závislosti na způsobu zpracování na statické a dynamické

87 Jsou-li všechny vstupy či výstupy logicky rovnocenné, pak se značky kreslí bez doplňkových polí. Obdobně jsou-li vstupní proměnné vzájemně rovnocenné, ale každé proměnné odpovídají dva vzájemně inverzní vstupy či mimo rovnocenných vstupů je vstup, který nenese logickou informaci.

88 Nerovnocenné vstupy či výstupy se musí označovat různými značkami. U složitých obvodů, kde je funkční určení každého vstupu či výstupu, lze označit pomocí značek, a to buď posloupností čísel nebo písmeny abecedy podle abecedního pořádku. V případě několika skupin rovnocenných vstupů se vpisují značky ke každé skupině a skupiny se oddělují buď mezerou nebo úseky v doplňkovém poli.

89 Skupinová značka označuje souměrnou funkci nad vstupními proměnnými dané skupiny, nebo funkční určení celé skupiny vstupů. K označení souměrné funkce nad skupinou vstupů je přípustné používat jako skupinovou značku označení symbolu funkce.

90 Příklad : Nakreslete schéma k rovnici : V hradle NAND vynásobíme A a B, v hradle AND C a negovaný vstup B a výsledky sečteme v hradle OR.

91 Pokud chceme použít pouze jednoho typu hradel, například NAND, musíme upravit rovnici a vyjádřit ji pouze násobením.

92 Příklad Nakreslete schéma k rovnici : Nejprve rovnici upravíme a poté nakreslíme schéma. Upravená rovnice má tvar :

93


Stáhnout ppt "Praktická realizace logických výrazů. Nejprve si opět musíme definovat nebo objasnit základní pojmy, které se budou v této kapitole používat: logický."

Podobné prezentace


Reklamy Google